芯片封装结构及其制作方法
【专利摘要】本发明提供一种芯片封装结构及其制作方法。该芯片封装结构包括线路载板、芯片、多条焊线、胶层、承载件及封装胶体。线路载板具有上表面与下表面。芯片配置于线路载板的上表面上。焊线分别电性连接芯片与线路载板。胶层以覆盖贴合方式设置于线路载板上且完全包覆芯片与焊线。承载件贴附于胶层上。封装胶体配置于线路载板的上表面上，其中封装胶体具有电磁屏蔽填料并且至少局部包覆承载件与胶层以及覆盖芯片与焊线。
【专利说明】芯片封装结构及其制作方法
【技术领域】
[0001]本发明是有关于一种封装结构及其制作方法，且特别是有关于一种芯片封装结构及其制作方法。
【背景技术】
[0002]由于电子产品不断朝向小尺寸、多功能、高效能的趋势发展，使得集成电路芯片亦须符合微小化、高密度、高功率、高速的需求，因此电子信号受到电磁干扰(Electro-Magnetic Interference, EMI)的情况越来越严重。为了避免电磁干扰的问题影响集成电路芯片使用时的稳定性，传统会覆盖金属盖体于芯片之外，用来防止电磁波的外泄或是避免外部电磁波渗入而造成干扰。金属导体为防制电磁干扰的良好材料，但金属材料质重、不易塑形、价格高，并无法符合微小尺寸、低成本量产的需求。高分子材料质轻、易成形、价格低，因此几乎已取代金属材料成为集成电路芯片的保护组件，然而高分子材料不导电，并无法达到电磁屏蔽的效果。
【发明内容】
[0003]本发明提供一种芯片封装结构，其组装良率高，且具有较低的制造成本以及较佳的抗电磁干扰的能力。
[0004]本发明提供一种芯片封装结构的制作方法，其组装良率高且具有较低的制造成本，并有助于提升芯片封装结构的抗电磁干扰的能力。
[0005]本发明的芯片封装结构包括线路载板、芯片、多条焊线、胶层、承载件以及封装胶体。线路载板具有上表面与下表面。芯片配置于线路载板的上表面上。焊线分别电性连接芯片与线路载板。胶层以覆盖贴合方式设置于线路载板上，且完全包覆芯片与焊线。承载件贴附于胶层上。封装胶体配置于线路载板的上表面上，其中封装胶体具有电磁屏蔽填料，并且至少局部包覆承载件与胶层以及覆盖芯片与焊线。
[0006]本发明亦提出一种芯片封装结构的制作方法。首先，提供线路载板，此线路载板具有上表面与下表面。接着，设置芯片于线路载板的上表面上。接着，形成多条焊线，且该多条焊线分别电性连芯片与线路载板。接着，以覆盖贴合方式将胶层设置于线路载板上，其中胶层以承载件贴附于其上，且胶层完全包覆芯片与焊线。之后，形成封装胶体于线路载板的上表面上，其中封装胶体具有电磁屏蔽填料，并且至少局部包覆承载件与胶层以及覆盖芯片与焊线。
[0007]在本发明的一实施例中，上述的承载件包括可挠性绝缘薄膜或金属薄板。
[0008]在本发明的一实施例中，上述的芯片封装结构更包括多个外部端子。外部端子设置于于线路载板的下表面，并与线路载板电性连接。
[0009]在本发明的一实施例中，上述的胶层为线包覆胶膜(Film Over Wire，FOW)，且胶层于包覆芯片与焊线时呈现半固态凝胶状。
[0010]在本发明的一实施例中，上述的电磁屏蔽填料的材料是选自由银、铁、铁氧体(Ferrite)、铜、铜/镍、铜/银、金、铝、镍、黄铜、不锈钢、石墨、碳黑、纳米碳管、纳米碳球、碳纤维、镀镍石墨、镀镍碳纤维以及镀铜/镍碳纤维所组成的群组。
[0011 ] 在本发明的一实施例中，上述的封装胶体包括散热填料。
[0012]在本发明的一实施例中，上述的散热填料的材料是选自由银、铁、铁氧体、铜、铜/镍、铜/银、金、铝、镍、镁、黄铜、不锈钢、石墨、碳黑、纳米碳管、纳米碳球、碳纤维、镀镍石墨、镀镍碳纤维、镀铜/镍碳纤维、氧化铝(A1203)、氧化镁(MgO)、氧化铍(BeO)、二氧化硅(Si02)、氧化锌(ZnO)、氧化镍(N1)、氮化铝(AlN)、氮化硅(Si3N4)以及氮化硼(BN)所组成的群组。
[0013]基于上述，由于本发明的芯片及焊线先以胶层完全包覆，再进一步由具有电磁屏蔽填料的封装胶体所覆盖，因此，封装后的芯片不但可通过封装胶体有效阻挡电磁干扰的影响，亦借由包覆胶层来隔绝与电磁屏蔽填料之间的电性接触。
[0014]具体来说,胶层例如是线包覆薄膜(Film Over Wire, F0W),其于包覆芯片与焊线时是呈现半固态凝胶状，因此可使焊线轻易穿入胶层，而不至于造成焊线坍塌破坏的情况，并且胶层于完全包覆芯片与焊线之后具有一定的支撑力，而不会塌陷使得焊线接触到承载件或封装胶体，进而导致焊线损坏、偏移、误触而影响电性传输功能。而封装胶体内具有电磁屏蔽填料，可有效避免芯片受到外界电磁波干扰而出现误动作或故障等状况。
[0015]另一方面，封装胶体中的电磁屏蔽填料为导电材料，通常亦具有导热效果，或者封装胶体中亦可加入其它材质的散热填料。因此，本发明的芯片封装结构不但具有较佳的抗电磁干扰能力，亦能有效将芯片运作时所产生的热能传导至外界，以维持甚而提升芯片的工作效能。
[0016]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
【专利附图】
【附图说明】
[0017]图1A至图1E是本发明一实施例的芯片封装结构的封装流程示意图。
[0018]图2与图3是本发明其它可能实施例的芯片封装结构。
[0019]【附图标记说明】
[0020]100A、100B、100C:芯片封装结构
[0021]110:线路载板
[0022]IlOa:上表面
[0023]IlOb:下表面
[0024]112、114:线路接垫
[0025]120:芯片
[0026]120a:粘着层
[0027]130:7承载件
[0028]130a:上表面
[0029]140:胶层
[0030]140a:上表面
[0031]150:封装胶体
[0032]150a:电磁屏蔽填料
[0033]150b:散热填料
[0034]160:焊线
[0035]180:外部端子
【具体实施方式】
[0036]图1A至图1E是本发明一实施例的芯片封装结构的封装流程示意图。请参考图1A，首先提供线路载板110，线路载板110具有上表面IlOa与下表面110b，并将芯片120设置于线路载板110的上表面IlOa上。具体来说，芯片120例如是通过粘着层120a接合于线路载板110的上表面IlOa上。在本实施例中，线路载板110例如是FR-4基板压合技术或陶瓷基板压合技术所制作的多层式基板，且线路载板110包括位于线路载板110的上表面IlOa上的线路接垫112，以及多个位于线路载板110的下表面IlOb上的线路接垫114。另一方面，芯片120可以是集成电路芯片，例如是绘图芯片、存储器芯片、半导体芯片或驱动芯片等。
[0037]接着,请参考图1B,借由打线接合(wire bonding)技术形成多条焊线160分别电性连接线路载板110与芯片120。具体来说，芯片120是借由焊线160连接至线路接垫112，以电性连接至线路载板110，其中焊线160可以是由金、铜、银、钯、铝或其合金等导电金属材质所构成。
[0038]接着，请参考图1C，以覆盖贴合方式将胶层140设置于线路载板110上，胶层140是以承载件130贴附于其上，且胶层140完全包覆芯片120与焊线160。一般来说，承载件130例如是可提供承载作用的可挠性绝缘薄膜或金属薄板，其中以金属薄板作为承载件130可提供电磁屏蔽及散热效果，以使芯片120能不受电磁干扰的影响而维持其正常运作功能，并能有效将芯片120运作时所产生的热能传导至外界，以维持芯片120的工作效能。
[0039]在本实施例中，胶层140例如是线包覆胶膜(FiIm Over Wire, F0W)，并且呈现半固态凝胶状。因此，在将配置有胶层140的承载件130置于线路载板110上时，半固态凝胶状的胶层140可使焊线160轻易地穿入胶层140，而不至于造成焊线160坍塌破坏的情况，并且胶层140于完全包覆芯片120与焊线160之后具有一定的支撑力，而不会塌陷造成焊线160接触到承载件130的情况，进而导致焊线160损坏、偏移、误触而影响电性传输功能。
[0040]接着，请参考图1D，形成封装胶体150于线路载板110的上表面IlOa上，以至少局部包覆承载件130与胶层140以及覆盖芯片120与焊线160，其中封装胶体150具有电磁屏蔽填料150a。于本实施例中，封装胶体150完全覆盖承载件130、胶层140、芯片120与焊线160。一般来说，封装胶体150例如是环氧树脂或其它高分子材料，而封装胶体150内的电磁屏蔽填料150a为导电材料，例如金属片、金属颗粒、金属纤维、非金属颗粒、非金属纤维等等。更具体而言，电磁屏蔽填料150a的材料是选自由银(Ag)、铁(Fe)、铁氧体(Ferrite)、铜(Cu)、铜 / 镍(Cu/Ni)、铜 / 银(Cu/Ag)、金(Au)、招(Al)、镍(Ni)、黄铜(Brass)、不锈钢、石墨(Graphite)、碳黑(Carbon Black)、纳米碳管(Carbon nanotube)、纳米碳球(Carbonnanocapsule)、碳纤维(Carbon fiber)、镀镍石墨、镀镍碳纤维以及镀铜/镍碳纤维所组成的群组。
[0041]此外，封装胶体150还可包括散热填料150b，其中散热填料150b可以是与电磁屏蔽填料150a相同的材料，也可以是不同的材料。更具体而言，散热填料150b的材料是选自由银(Ag)、铁(Fe)、铁氧体(Ferrite)、铜(Cu)、铜 / 镍(Cu/Ni)、铜 / 银(Cu/Ag)、金(Au)、招(Al)、镍(Ni)、黄铜(Brass)、不锈钢、石墨(Graphite)、碳黑(Carbon Black)、纳米碳管(Carbon nanotube)、纳米碳球(Carbonnanocapsule)、碳纤维(Carbon fiber)、锻镇石墨、镀镍碳纤维、镀铜/镍碳纤维、镁(Mg)、氧化铝(A1203)、氧化镁(MgO)、氧化铍(BeO)、二氧化硅(Si02)、氧化锌(ZnO)、氧化镍(N1)、氮化铝(AlN)、氮化硅(Si3N4)、氮化硼(BN)所组成的群组。也就是说，本发明的芯片封装结构不但具有较佳的抗电磁干扰的能力，亦能有效将芯片运作时所产生的热能传导至外界，以维持甚而提升芯片的工作效能。
[0042]最后，请参考图1E，在形成封装胶体150之后，更包括形成多个外部端子180于线路载板110，其中外部端子180例如是锡球。具体来说，外部端子180例如是阵列排列于线路载板110的下表面IlOb上，并接合于下表面IlOb上的线路接垫114，以与线路载板110电性连接。至此已大致完成芯片封装结构100A的制作。
[0043]就结构上而言，请继续参考图1E，芯片封装结构100A包括线路载板110、芯片120、承载件130、胶层140及封装胶体150。线路载板110具有上表面IlOa与下表面110b。芯片120配置于线路载板110的上表面IlOa上，并以粘着层120a接合于线路载板110上，焊线160电性连接芯片120与线路载板110。贴合于承载件130的胶层140设置于线路载板110上且胶层140完全包覆芯片120与焊线160，其中胶层140于完全包覆芯片120与焊线160之后具有一定的支撑力，而不会塌陷造成焊线160接触到承载件130的情况。封装胶体150配置于线路载板110的上表面IlOa上，以至少局部包覆承载件130与胶层140以及覆盖芯片120与焊线160，其中封装胶体150具有电磁屏蔽填料150a。芯片封装结构100A更包括多个外部端子180，设置于线路载板110的下表面IlOb上，并接合于下表面IlOb上的线路接垫114，以与线路载板110电性连接。
[0044]图2与图3是本发明其它可能实施例的芯片封装结构。请参考图2，图2的芯片封装结构100B与图1E的芯片封装结构100A大致相似，其不同处在于:在本实施例中，芯片封装结构100B不包含承载件130，也就是说，封装胶体150乃直接接触胶层140的上表面140a,以完全覆盖胶层140。如此配置下，芯片封装结构100B亦可获致与上述实施例的相同技术功效。
[0045]就工艺方面而言，承载件130是在将胶层140设置于线路载板110上之后移除，其中胶层140于完全包覆芯片120与焊线160之后具有一定的支撑力。也就是说，在后续的工艺中，亦即将封装胶体150形成于线路载板110的上表面IlOa上且包覆胶层140时，胶层140并不会因此塌陷而造成焊线160接触到封装胶体150的情况，进而导致焊线160损坏、偏移、误触而影响电性传输功能。
[0046]请参考图3，图3的芯片封装结构100C与图1E的芯片封装结构100A大致相似，其不同处在于:在本实施例中，芯片封装结构100C的承载件130的上表面130a暴露于外界而未被封装胶体150所覆盖，以更有效地将芯片120运作时所产生的热能传导至外界，以维持芯片120的工作效能。也就是说，在如此配置下，芯片封装结构100C亦可获致与上述实施例的相同技术功效。
[0047]综上所述，由于本发明的芯片及焊线先以胶层完全包覆，再进一步由具有电磁屏蔽填料的封装胶体所覆盖，因此，封装后的芯片不但可通过封装胶体有效阻挡电磁干扰的影响，亦借由包覆胶层来隔绝与电磁屏蔽填料之间的电性接触。具体来说，胶层例如是线包覆薄膜(Film Over Wire, FOW),其于包覆芯片与焊线时是呈现半固态凝胶状，因此可使焊线轻易穿入胶层，而不至于造成焊线坍塌破坏的情况，并且胶层于完全包覆芯片与焊线之后具有一定的支撑力，而不会塌陷使得焊线接触到承载件或封装胶体，进而导致焊线损坏、偏移、误触而影响电性传输功能。而封装胶体内具有电磁屏蔽填料，可有效避免芯片受到外界电磁波干扰而出现误动作或故障等状况。
[0048]另一方面，封装胶体中的电磁屏蔽填料为导电材料，通常亦具有导热效果，或者封装胶体中亦可加入其它材质的散热填料。因此，本发明的芯片封装结构不但具有较佳的抗电磁干扰能力，亦能有效将芯片运作时所产生的热能传导至外界，以维持甚而提升芯片的工作效能。
[0049]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。
【权利要求】
1.一种芯片封装结构，其特征在于，包括: 线路载板，具有上表面与下表面； 芯片，配置于该线路载板的该上表面上； 多条焊线，分别电性连接该芯片与该线路载板； 胶层，以覆盖贴合方式设置于该线路载板上，且完全包覆该芯片与该多条焊线； 承载件，贴附于该胶层上；以及 封装胶体，配置于该线路载板的该上表面上，其中该封装胶体具有电磁屏蔽填料，并且至少局部包覆该承载件与该胶层以及覆盖该芯片与该多条焊线。
2.如权利要求1所述的芯片封装结构，其特征在于，该承载件包括可挠性绝缘薄膜或金属薄板。
3.如权利要求1所述的芯片封装结构，其特征在于，更包括多个外部端子，设置于该线路载板的该下表面，并与该线路载板电性连接。
4.如权利要求1所述的芯片封装结构，其特征在于，该胶层为线包覆胶膜，且该胶层于包覆该芯片与该多条焊线时呈现半固态凝胶状。
5.如权利要求1所述的芯片封装结构，其特征在于，该电磁屏蔽填料的材料是选自由银、铁、铁氧体、铜、铜/镍、铜/银、金、铝、镍、黄铜、不锈钢、石墨、碳黑、纳米碳管、纳米碳球、碳纤维、镀镍石墨、镀镍碳纤维以及镀铜/镍碳纤维所组成的群组。
6.如权利要求1所述的芯片封装结构，其特征在于，该封装胶体更包括散热填料。
7.如权利要求6所述的芯片封装结构，其特征在于，该散热填料的材料是选自由银、铁、铁氧体、铜、铜/镍、铜/银、金、铝、镍、镁、黄铜、不锈钢、石墨、碳黑、纳米碳管、纳米碳球、碳纤维、镀镍石墨、镀镍碳纤维、镀铜/镍碳纤维、氧化铝、氧化镁、氧化铍、二氧化硅、氧化锌、氧化镍、氮化铝、氮化硅以及氮化硼所组成的群组。
8.—种芯片封装结构的制作方法，其特征在于，包括: 提供线路载板，该线路载板具有上表面与下表面； 设置芯片于该线路载板的该上表面上； 形成多条焊线，分别电性连接该芯片与该线路载板； 以覆盖贴合方式将胶层设置于该线路载板上，该胶层以承载件贴附于其上，且该胶层完全包覆该芯片与该多条焊线；以及 形成封装胶体于该线路载板的该上表面上，其中该封装胶体具有电磁屏蔽填料，并且至少局部包覆该承载件与该胶层以及覆盖该芯片与该多条焊线。
9.如权利要求8所述的芯片封装结构的制作方法，其特征在于，该承载件包括可挠性绝缘薄膜及金属薄板。
10.如权利要求8所述的芯片封装结构的制作方法，其特征在于，该胶层为线包覆胶膜，且该胶层于包覆该芯片与该多条焊线时呈现半固态凝胶状。
11.如权利要求8所述的芯片封装结构的制作方法，其特征在于，该电磁屏蔽填料的材料是选自由银、铁、铁氧体、铜、铜/镍、铜/银、金、铝、镍、黄铜、不锈钢、石墨、碳黑、纳米碳管、纳米碳球、碳纤维、镀镍石墨、镀镍碳纤维、镀铜/镍碳纤维所组成的群组。
12.如权利要求8所述的芯片封装结构的制作方法，其特征在于，该封装胶体更包括散热填料。
13.如权利要求12所述的芯片封装结构的制作方法，其特征在于，该散热填料的材料是选自由银、铁、铁氧体、铜、铜/镍、铜/银、金、铝、镍、镁、黄铜、不锈钢、石墨、碳黑、纳米碳管、纳米碳球、碳纤维、镀镍石墨、镀镍碳纤维、镀铜/镍碳纤维、氧化铝、氧化镁、氧化铍、二氧化硅、氧化锌、氧化镍、氮化铝、氮化硅、氮化硼所组成的群组。
【文档编号】H01L21/56GK104465541SQ201310739049
【公开日】2015年3月25日 申请日期:2013年12月27日 优先权日:2013年9月17日
【发明者】潘玉堂, 周世文 申请人:南茂科技股份有限公司