具有标识标记的半导体器件的制作方法

具有标识标记的半导体器件的制作方法
【专利摘要】具有标识标记的半导体器件。一种半导体器件，包括芯片、布置在芯片的正面上的接触焊盘以及布置在接触焊盘之上的标识标记。标识标记包括关于芯片的特性的信息。
【专利说明】具有标识标记的半导体器件
【技术领域】
[0001]本发明涉及一种具有标识标记的半导体器件。本发明进一步涉及用于制造这些半导体器件的方法。
【背景技术】
[0002]在半导体器件的制造期间或者之后，可能需要标识半导体器件或者包含在其中的部件的特性。为此可以使用标识标记。不得不不断改进具有标识标记的半导体器件以及用于制造这些半导体器件的方法。特别地，可能期望改进半导体器件的质量并且降低用于制造半导体器件的成本。
【专利附图】

【附图说明】
[0003]附图被包括用以提供对多个方面的进一步理解并且被并入和构成该说明书的一部分。这些图示出多个方面并且与描述一起用来解释多个方面的原理。将容易领会其它方面和多个方面的许多预期的优点，因为通过参考以下详细描述它们变得更好理解。这些图的元件不一定相对于彼此按比例绘制。相似的参考数字表示相应的相似部分。
[0004]图1示意性地示出了根据本公开的半导体器件100的剖视图；
[0005]图2A至图2B示意性地示出了根据本公开的用于制造半导体器件的方法的剖视图；
[0006]图3A至图3D示意性地示出了根据本公开的用于制造半导体器件的方法的剖视图；
[0007]图4示意性地示出了根据本公开的半导体器件400的角视图；以及
[0008]图5示意性地示出了根据本公开的半导体器件500的剖视图。
【具体实施方式】
[0009]在下面的详细描述中，参考附图，这些附图构成了该描述的一部分，在这些图中借助图示示出了可以实施本发明的特定方面。在这点上，方向性的术语，例如:“顶部”、“底部”、“前”、“后”等，可以参考所描述的图的方向来使用。由于所描述的器件的部件可被定位在许多不同的方向上，因此方向性的术语可以用于说明的目的，并且决不是限制性的。应当理解可以利用其它方面，并且可以在不脱离本发明的范围的情况下做出结构或逻辑改变。因此，下面的详细描述不是在限制的意义上进行的，并且本发明的范围将由所附权利要求来限定。
[0010]应该理解的是，在此所述的各种示例性方面的特征可以相互组合，除非另外明确指出。
[0011]如在该说明书中所使用的，术语“耦合”和/或“电耦合”并非意味着元件必须直接耦合在一起。可以在“耦合”或“电耦合”元件之间提供插入元件。
[0012]在此所述的半导体器件可以包括可以至少部分地由半导体材料制造的一个或多个芯片。芯片无需由特定半导体材料制造，例如S1、SiC、SiGe、GaAs，并且此外可以包含并非半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。芯片可以是不同类型的，可以通过不同技术制造，并且可以包括包含无源电子部件和/或有源电子部件的集成电路。集成电路可以设计作为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路、集成无源器件等等。
[0013]在此可以使用术语芯片的“正面”。术语“正面”可以特别地涉及可以包括微电子部件和集成电路的芯片的主面。可以由可以用作用于将要构建在晶片之中和之上的微电子器件的衬底的(半导体)晶片来制造芯片。可以通过掺杂、离子注入、材料沉积、光刻图形化等等来制造集成电路。通常可以在晶片的特定主表面(其也可以称作晶片的“正面”)上执行制造工艺。在从晶片分离出单个芯片之后，晶片的“正面”随后变成分离的芯片的“正面”。相反地，术语芯片的“背面”可以指的是可以布置为与芯片的正面相对的芯片的主表面。芯片的背面可以没有电子部件，即其可以由半导体材料构成。
[0014]在此可以使用术语芯片的“特性”。例如，术语芯片的“特性”可以指的是或者可以包括以下至少一个:包括芯片制造的年、月、日和小时中的至少一个的日期；标识从其中已经制造出芯片的晶片的晶片编号；用于指示芯片类型和/或包含在其中的一个或多个部件的类型的信息；等等。应当注意的是芯片特性的前述列表并非是结论性的。更确切地说，术语“特性”可以涉及与芯片相关的任意特性。
[0015]在此所述的芯片可以被包括在芯片级封装(CSP)中。即，在此所述的半导体器件可以包括CSP。例如，当封装的面积不大于管芯面积的1.2倍时，封装可以认作CSP。此外，认作CSP的要求可以是CSP对应于单个管芯、可直接表面安装的封装。CSP可以例如是具有小于Imm2的产品尺寸的硅封装中的二极管或晶体管。对于这种产品尺寸，可以从单个晶片制造多于50，000个并且甚至高达600，000个单元。CSP可以特别地不包括焊料凸块。可以由平的焊料焊盘来提供CSP至应用的互连,无需焊料库(solder depot)。小CSP的单元尺寸可以例如是 1.0mmX0.6mm,或 0.BmmX0.3mm,或 0.4mm X 0.2mm。
[0016]在此所述的半导体器件可以包括任意数目的接触焊盘，例如焊料焊盘，其可以取决于所考虑的半导体器件的类型而被布置为任意几何形状。接触焊盘可以基本上是平的，使得半导体器件可以直接安装在应用的表面上，例如印刷电路板(表面安装)。可以配置接触焊盘以提供待制造的与包括在半导体器件中的集成电路或包括在其中的芯片的电接触。
[0017]接触焊盘可以包括可以施加至芯片的半导体材料的一个或多个金属层。可以采用任何所需的几何形状以及任何所需的材料组分来制造金属层。任何所需的金属或金属合金，例如铝、钛、金、银、铜、钯、钼、镍、铬、钒、钨或钥，可以用作材料。金属层不必是同质的或者仅由一种材料制造，即在金属层中包括的各种组分和浓度的材料可以是可能的。在一个示例中，接触焊盘可以对应于简单的铝焊盘，而在另一示例中接触焊盘可以对应于NiP-Pd-Au层堆叠。在后者情形中，接触焊盘例如可以包括具有约2μπι(微米)至约#111(微米)的厚度的NiP层，具有约50纳米至约Iym(微米)的厚度的Pd层，以及具有约10纳米至约100纳米的厚度的Au层。应该理解的是所述材料和尺寸是示例性的，并且可以取决于所考虑的半导体器件或者使用半导体器件的应用而被修改。任何合适的技术可以用于制造接触焊盘或者形成接触焊盘的层。例如，可以采用无电极电镀工艺。
[0018]在此所述的半导体器件可以包括标识标记。例如可能需要这些标识标记以防止不同产品类型混合，例如在编带(taping)工艺期间用于确保仅正确的产品类型放置在承载带上，或者在客户侧以确保在板件组装工艺期间仅使用正确的产品类型。标识标记可以包括关于芯片特性的包括标识标记的信息。特别地，标识标记可以布置在芯片的接触焊盘之上。例如，标识标记可以布置在接触焊盘之上非外围区域中。即，标识标记可以特别地不同于在接触焊盘的外围处布置的结构，例如限定接触焊盘的边界的侧壁。
[0019]标识标记可以例如包括三维物体。例如，标识标记可以包括接触焊盘的第一区域和接触焊盘的第二区域，其中第一区域的层级不同于第二区域的层级。在一个示例中，第一区域第二区域的不同层级可以具有尖锐台阶的形式。在另一示例中，中间区域可以布置在第一区域和第二区域之间，其中中间区域的层级从第一区域朝向第二区域变化。
[0020]标识标记可以具有至少20 μ m(微米)的尺寸，更特别地至少30 μ m(微米)，更特别地至少40 μ m (微米)，以及更特别地至少50 μ m (微米)。在这点上，术语“尺寸”可以指的是标识标记的最大范围。当具有上述尺寸之一时，可以通过使用常见图像数据处理工具来标识或检测标识标记，使得可以避免采用更多复杂工具，例如高性能显微镜。
[0021]标识标记可以是配置成包括芯片信息的任意形状。例如，标识标记可以包括字母、数字、条形码、形状和符号中的至少一个。应该注意的是该可能的标识标记的列表并非是结论性的并且决不是限制性的。
[0022]在此所述的半导体器件可以包括有源区域。特别地，有源区域可以布置在芯片的正面之上，例如与也可以布置在芯片的正面之上的接触焊盘相邻。有源区域可以定义为包含微电子结构或半导体结构的器件(或包含在其中的芯片)的物理部分。例如，有源区域可以包括至少一个半导体结构，特别地包括二极管、晶体管、熔丝、晶体管、电阻器、电容器等等中的至少一个。因为或许不可能百分之百使用有源区域，有源区域也可以包括不具有半导体结构的区域。这些区域可以例如称作“未使用区域”。可能发生的情形在于有源区域的未使用区域可能小于标识标记的区域，使得可能无法将标识标记布置在有源区域之上。
[0023]在此所述的半导体器件可以包括可以以各种方式制造的介电层。例如，介电层可以由气相或者由溶液沉积，或者其可以层叠在所考虑的表面上。此外或者可替换地，薄膜技术或者标准PCB工业工艺流程可以用于介电层的施加。可以通过例如使用溅射工艺在大面积中沉积介电材料并且此后结构化所沉积的介电层来制造介电层。作为示例，可以通过使用光刻方法和/或刻蚀方法等等来结构化介电层。由于其结构，介电层可以具有不同层级的区域。
[0024]介电层可以具有无源层或保护层的功能。其可以限定接触焊盘的边界，其中未被介电层覆盖的接触焊盘的区域可以是暴露的或未被遮盖的。可以由各种材料，特别地由氮化物和氧化物中的至少一个来制造介电层。介电层可以仅包括例如采用层堆叠的形式的一个或多个介电材料层。在一个特定示例中，这样的层堆叠可以包括具有约200纳米至约400纳米的厚度的氧化硅层，以及具有约700纳米至约900纳米的厚度的氮化硅层。
[0025]在此所述的半导体器件可以包括导电结构，例如具有导电层和/或导电通孔结构的形式。特别地，导电结构可以包括可以采用任何所需几何形状和/或任何所需材料组分来制造的一个或多个金属层。可以使用任何所需材料制造金属层，例如铝、镍、钯、钛、钛钨、银、锡、金、钥、钒或铜、或金属合金。金属层不必是同质的或者仅由一种材料制造，也就是说金属层中包含的各种组分和浓度的材料可以是可能的。导电结构可以在接触焊盘和其上可以布置导电结构的芯片的内部电子结构之间提供电连接。例如，导电层可以是具有从约3口111(微米)至约4 μ m(微米)的厚度的金属合金AlCu层。
[0026]图1示意性地示出了半导体器件100的剖视图。半导体器件100包括芯片I和布置在芯片I的正面3之上的接触焊盘2。半导体器件100进一步包括布置在接触焊盘2之上的标识标记4，其中标识标记4包括关于芯片I的特性的信息。应该注意的是结合以下附图描述了类似于半导体器件100的更详细的半导体器件。
[0027]图2A和图2B示意性地示出了用于制造器件的方法。由该方法获得的器件的剖视图从图2B变得明显。所获得的器件可以类似于图1的器件100。在第一步骤(参见图2A)中，提供了包括至少一个芯片1(或管芯)的半导体晶片5。在第二步骤(参见图2B)中，接触焊盘2形成在芯片I的正面3之上，其中标识标记4布置在接触焊盘2之上。标识标记4包括关于芯片I的特性的信息。应该理解的是所述方法可以包括其他步骤。例如，半导体晶片5在其他步骤中可以被分离成多个半导体器件。应该注意的是结合图3A至图3D描述了类似于方法200的更详细的方法。
[0028]图3A至图3D示意性地示出了根据本公开的用于制造半导体器件的方法。所制作的半导体器件可以看作结合图1、2A和2B所述的器件的实施方式，使得以下描述的所制作的器件的细节可以同样地适用于前述器件。此外，图3A至图3D中所示的方法可以视作图2A至图2B中所示方法的实施方式。以下所述的制造方法的细节因此可以同样地适用于图2A至图2B的方法。
[0029]在图3A中，提供了包括一个芯片(或管芯)I的半导体晶片5。应该理解的是半导体晶片5可以包括为了简明起见并未示出的其他芯片。与芯片I相邻的半导体晶片5的其他部分由虚线示出。芯片I可以包括第一区域6A、第二区域6B和第三区域6C。第一接触焊盘将要布置在第一区域6A之上，有源结构将要布置在第二区域6B之上，以及第二接触焊盘将要布置在第三区域6C之上。应该理解的是所示区域的布置和数目是示例性的，并且可以例如取决于将要制造的用于芯片I的有源区域和/或接触焊盘的数目和/或布置。在图3A中，已经在半导体晶片5的正面3上处理了半导体晶片5的第二区域6B。例如，可以已经提供了可以稍后变成有源结构的一部分的掺杂区域7。
[0030]以下图3B至图3D示出了用于第一区域6A的制造步骤。应该注意的是类似的制造步骤可以适用于第三区域6C。然而，为了简明起见，仅示出了第一区域6A。与第一区域6A相邻的半导体晶片5的其他部分以虚线示出。
[0031]在图3B中，第一导电层8(或层堆叠)沉积在第一区域6A之上。在一个示例中，导电层8可以是如上所述的金属合金AlCu层。可以特别地配置第一导电层8以在稍后将要在第一区域6A之上制造的接触焊盘与芯片I的电子结构之间提供电连接。第一导电层8因此可以称作“焊盘下金属化层”。可以通过任何合适的技术形成并且结构化第一导电层
8。应该注意的是也可以分别在第二区域6B和第三区域6C之上形成并且结构化第一导电层8。例如，形成在第二区域6B之上的第一导电层8的一部分可以形成有源结构的一部分。在一个示例中，布置在第二区域6B之上的第一导电层8可以形成二极管的手指结构的一部分。在第一区域6A中，第一导电层8可以表示稍后将要形成的焊料焊盘的下层。应该注意的是如图3B中所示的第一导电层8的形状是示例性的。第一导电层8也可以对应于包括一个或多个导电层和/或一个或多个导电通孔结构的更复杂导电结构。[0032]在图3C中，结构化介电层9可以形成在第一区域6A之上以及在第一导电层8之上。任何合适的技术可以用于形成结构化介电层9。例如，介电材料可以沉积在整个第一区域6A之上(或者整个第一导电层8之上)并且在后续制造步骤中被开口(或者结构化)。在一个示例中，结构化介电层9可以对应于包括具有约200纳米至约400纳米的厚度的氧化硅层、和具有约700纳米至约900纳米的厚度的氮化硅层的层堆叠。
[0033]结构化介电层9可以包括多个区段，例如如图3C中所示的第一区段9A、第二区段9B、和第三区段9C。第一区段9A和第三区段9C可以布置在芯片I的第一区域6A的外围处并且可以至少部分地覆盖第一导电层8的外围区域，由此形成侧壁。结构化介电层9的第二区段9B可以布置在第一区域6A的非外围区域中。第二区段9B可以特别地具有可以包括关于芯片I的特性的信息的标识标记的形式。
[0034]结构化介电层9也可以分别形成在第二区域6B之上和第三区域6C之上。例如，形成在第二区域6B之上的结构化介电层9的一部分可以变成有源结构的一部分，例如二极管的手指结构的一部分。在后者情形中，布置在第二区域6B之上的结构化介电层9的部分可以用于手指结构的手指之间的电绝缘。
[0035]在图3D中，第二导电层(或层堆叠)10可以形成在第一区域6A之上、第一导电层8之上、以及结构化介电层9之上。任何合适的技术可以用于形成第二导电层10。例如，无电极电镀工艺可以用于制造第二导电层10。第二导电层10可以例如对应于如前所述的NiP-Pd-Au层堆叠。第二导电层10可以电耦合至第一导电层8。
[0036]即使第二导电层10可以具有基本恒定的厚度，从图3D变得明显的是由于下层的介电层9的结构而可以结构化第二导电层10。特别地，可以在结构化介电层9的区段9A、9B、9C的位置处增大第二导电层10的高度或层级。因为结构化介电层9的第二区段9B可以具有标识标记的形式(参见以上)，布置在介电层9的第二区段9B之上的第二导电层10的一部分也可以具有标识标记的形式。参照回到图1，可以采用接触焊盘2标识第二导电层10，并且可以采用标识标记4来标识布置在结构化介电层9的第二部分9B之上的第二导电层10的结构化部分。标识标记4因此可以基于布置在下方的结构化介电层9。应该注意的是第二导电层10也可以形成在芯片I的第三区域6C之上，使得标识标记也可以形成在第三区域6C之上。
[0037]根据本公开通过结构化接触焊盘而提供标识标记可以导致与用于形成标识标记的其他技术相比的几个优点。因为接触焊盘区域可以用于布置标识标记，无需消耗有源区域来用于标识标记。这可以导致可以用于有源结构的区域增加。此外，特定的接触焊盘结构化在产品设计中是固有的。可以无需用于给半导体器件加标记的额外工艺，例如背侧激光标记工艺或者背侧结构化工艺。
[0038]应该理解的是在此结合图3A至图3D所述的方法可以包括并未在此明确示出的其他步骤。例如，可以在其他方法步骤中将半导体晶片5分离为多个半导体器件。
[0039]图4示意性地示出了根据本公开的半导体器件400的角视图。两个接触焊盘2以及在中间的有源区域11布置在半导体器件400的正面3之上。应该注意的是接触焊盘2和有源区域11的数目和布置是示例性的并且可以特别地取决于半导体器件400的所考虑类型。每个接触焊盘2包括具有字母“A”的示例性形式的标识标记4。形成了字母“A”的接触焊盘4的区域可以具有与相邻于标识标记4的区域相比增大的高度。这可能得自如前所述的下层的结构化介电层。应该理解的是在另一示例中，高度也可以被颠倒。即，形成了字母“A”的接触焊盘4的区域可以具有与相邻于标识标记4的区域相比更小的高度。此外，侧壁12可以布置在每个接触焊盘2的外围处，其中每个侧壁也可以由下层的结构化介电层得到。
[0040]图5示意性地示出了根据本公开的半导体器件500的剖视图。半导体器件500包括芯片I和布置在芯片I的正面3之上的结构化介电层9。半导体器件500进一步包括布置在结构化介电层9之上的接触焊盘2，其中接触焊盘2包括标识标记4。标识标记4基于结构化介电层9。图5的半导体器件500类似于例如由图3A至图3D的方法制作的半导体器件。
[0041]尽管可以相对于几个实施方式中的仅一个来公开本发明的特定特征或方面，但是这样的特征或方面可以与其它实施方式的一个或多个其它特征或者方面组合，这可能对于任何给定的或特定的应用是期望的和有利的。此外，就在详细的描述或者权利要求中使用的术语“包括”，“具有”，“有”或者其其它变型来说，这样的术语以与术语“包含”相似的方式旨在是包括一切的(inclusive)。而且，术语“示例性的”仅意指作为示例，而不是最好的或最佳的。也应该认识到的是为了简化并且易于理解的目的采用相对于彼此特定的尺寸示出了在此所述的特征和/或元件，并且实际尺寸可能大大不同于在此所示的尺寸。
[0042]尽管这里已经示出并描述了具体的实施例，但本领域技术人员将认识到在不脱离本发明的范围的情况下多种替换和/或等价实施方式可以替代示出和描述的具体实施例。本申请旨在覆盖在这里讨论的具体实施例的任何改编或变型。因此，本发明旨在仅由权利要求及其等价物来限制。
【权利要求】
1.一种半导体器件，包括: 心片； 接触焊盘，布置在所述芯片的正面之上；以及 标识标记，布置在所述接触焊盘之上，其中，所述标识标记包括关于所述芯片的特性的信息。
2.根据权利要求1所述的半导体器件，其中，所述芯片的特性包括所述芯片的日期、晶片编号和/或类型。
3.根据权利要求1所述的半导体器件，其中，所述标识标记包括字母、数字、条形码、形状和/或符号。
4.根据权利要求1所述的半导体器件，其中，所述标识标记包括三维物体。
5.根据权利要求1所述的半导体器件，其中，所述标识标记布置在所述接触焊盘的非外围区域中。
6.根据权利要求1所述的半导体器件，其中，所述标识标记包括所述接触焊盘的第一区域以及所述接触焊盘的第二区域，其中所述第一区域的层级不同于所述第二区域的层级。
7.根据权利要求1所述的半导体器件，其中，所述标识标记具有至少20微米的尺寸。
8.根据权利要求1所述的半导体器件，其中，所述接触焊盘基本上是平的。
9.根据权利要求1所述的半导体器件，其中，所述接触焊盘包括焊料焊盘。
10.根据权利要求1所述的半导体器件，进一步包括有源区域，其中所述有源区域布置在所述芯片的正面之上并且与所述接触焊盘相邻。
11.根据权利要求10所述的半导体器件，其中，所述有源区域包括选自由二极管、晶体管和熔丝构成的组中的半导体结构。
12.根据权利要求10所述的半导体器件，其中，有源区域的未使用区域小于所述标识标记的区域。
13.根据权利要求1所述的半导体器件，进一步包括布置在所述接触焊盘下方的结构化介电层，其中所述标识标记基于所述结构化介电层。
14.根据权利要求1所述的半导体器件，进一步包括导电结构，其中所述接触焊盘电耦合至所述导电结构，所述导电结构包括导电层或导电通孔。
15.根据权利要求14所述的半导体器件，进一步包括布置在所述芯片的正面之上的有源区域，其中所述导电结构形成所述有源区域的至少一部分。
16.根据权利要求1所述的半导体器件，其中，所述半导体器件包括芯片级封装。
17.一种半导体器件，包括:
-H-* I I 心片； 结构化介电层，布置在所述芯片的正面之上；以及 接触焊盘，布置在所述结构化介电层之上，其中所述接触焊盘包括标识标记，所述标识标记基于所述结构化介电层。
18.一种方法，包括: 提供包括至少一个芯片的半导体晶片；以及 在所述芯片的正面之上形成接触焊盘，其中在所述接触焊盘之上布置标识标记，所述标识标记包括关于所述芯片的特性的信息。
19.根据权利要求18所述的方法，进一步包括: 在所述芯片的正面之上沉积介电层；以及 结构化所述介电层。
20.根据权利要求19所述的方法，其中，形成接触焊盘包括在所述结构化介电层之上沉积导电层，其中所述导电层包括所述接触焊盘，并且所述标识标记基于所述结构化介电层。`
【文档编号】H01L23/544GK103872020SQ201310757110
【公开日】2014年6月18日 申请日期:2013年12月13日 优先权日:2012年12月14日
【发明者】S·马滕斯, R·派希尔, B·舒德雷尔, M·沃佩尔 申请人:英飞凌科技股份有限公司