光电集成电路的制作方法
【专利摘要】本发明提供了一种光电集成电路。光电集成电路可以包括形成在基板的密封空间中的光子元件和形成在基板上的电子元件。基板可以包括接合到彼此的第一基板和第二基板。第一基板具有对应于形成在其中的密封空间的第一沟槽，第二基板的第一表面具有形成在其上的光子元件，密封空间由形成在第一沟槽内并由第二基板的第一表面密封的空间限定。
【专利说明】光电集成电路
【技术领域】
[0001]示例实施例涉及一种光电集成电路，其中光子元件和电子元件被三维地单片地形成。
【背景技术】
[0002]半导体集成电路被集成在印刷电路板上并可以利用电子通信和/或光学通信以发送和接收数据。
[0003]半导体集成电路可以通过互连进行电通讯。然而，由于在降低半导体集成电路之间的电阻上的限制，在利用电子通信时难以增大通信速度。
[0004]近来，为了改善半导体集成电路之间的通信速度，已经采用光学互连或光学通信。光学通信发送和/或接收光信号，光信号包括存储在其中的信息。与电通信相比，光学通信具有与外部电磁波的更少的干扰并实现更高的通信速度。
【发明内容】
[0005]提供了一种三维单片光电集成电路，其中光子元件形成在接合于支撑基板上的基板下面并且电子元件形成在该基板上。
[0006]额外的示例实施例将在以下的描述中被部分地阐述，并将部分地从该描述而变得明显，或者可以通过实施给出的实施例而掌握。
[0007]根据不例实施例，一种光电集成电路包括形成在基板的密封空间中的光子兀件和形成在基板上的电子元件。
[0008]基板可以包括接合到彼此的第一基板和第二基板，第一基板具有对应于形成在其中的密封空间的第一沟槽，第二基板的第一表面具有形成在其上的光子元件，密封空间由形成在第一沟槽内并由第二基板的第一表面密封的空间限定。
[0009]根据示例实施例，电子元件可以包括电连接到光子元件的开关元件，开关元件可以设置在第二基板的第二表面上，第二基板的第二表面背对第二基板的其上设置光子元件的第一表面。
[0010]光电集成电路还可以包括形成在第二基板中的金属通路，金属通路配置为将开关元件与光子元件电连接。
[0011]电子元件还可以包括互补金属氧化物半导体(CMOS)元件，该CMOS元件形成在第二基板的第二表面上在与其中设置光子元件的区域相邻的区域中，第一基板还可以具有在其中形成的第二沟槽以垂直地对应于第二基板的其上形成CMOS元件的区域。
[0012]第一沟槽可以具有比第二沟槽的深度深的深度。
[0013]第二沟槽可以具有约Inm至200nm的深度。
[0014]根据另一个示例实施例，电子元件可以包括形成在第二基板的第二表面上在与其中形成光子元件的区域相邻的区域中的开关元件和互补金属氧化物半导体(CMOS)元件，第二基板的第二表面背对第二基板的第一表面，第二沟槽形成在第一基板中在电子元件下面。
[0015]光电集成电路还可以包括形成在基板上的绝缘层使得绝缘层覆盖电子元件，还包括形成在绝缘层中的多个金属通路，多个金属通路配置为电连接电子元件和光子元件。
[0016]基板可以由娃或II1-V族半导体形成。
[0017]根据另一个不例实施例，光电集成电路包括:第一基板，包括第一表面和第二表面，第二表面面对与第一表面面对的方向相反的方向；光子元件，形成在第一表面上；以及电子元件，形成在第二表面上。
[0018]光电集成电路还可以包括第二基板，该第二基板接合到第一基板的第一表面，第二基板包括配置为在其中围绕光子元件的第一沟槽。
[0019]至少一个示例实施例涉及集成电路。
【专利附图】
【附图说明】
[0020]从以下结合附图对实施例的描述，这些和/或其他的示例实施例将变得明显并更易于理解，附图中:
[0021]图1A至IF是用于描述根据示例实施例的制造三维单片光电集成电路的方法的图示；
[0022]图2A至2F是用于描述根据另一个示例实 施例的制造三维单片光电集成电路的方法的图示；以及
[0023]图3A和3B是用于描述根据另一个示例实施例的制造三维单片光电集成电路的方法的图示。
【具体实施方式】
[0024]在下文将参照附图描述本公开的实施例。在附图中，相同的附图标记指代相同的部件，为了描述的清晰，部件的尺寸和厚度可以被夸大。在说明书始终，基本上相同的部件将用相同的附图标记指代，将不被重复地描述。
[0025]现在将参照附图更全面地描述示例实施例，附图中示出一些示例实施例。在附图中，为了清晰，层和区域的厚度被夸大。附图中相同的附图标记指代相同的元件。
[0026]这里公开了具体说明的实施例。然而，这里公开的具体结构和功能细节仅是说明性的用于描述示例实施例的目的。示例实施例可以以许多可选的方式实施，而不应被解释为仅限于这里阐述的那些。
[0027]然而，应当理解，无意将本公开限制到所公开的特定示例实施例。相反，示例实施例将涵盖落在本发明的范围内的所有变型、等同物和替代物。在附图的描述中，相同的附图标记始终指代相同的元件。
[0028]将理解，虽然这里可以使用术语第一、第二等来描述各种元件，但这些元件不应受限于这些术语。这些术语仅用于将一个元件与另一元件区别开。例如，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件，而没有背离本公开的范围。如这里所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。
[0029]将理解，当称一个元件“连接到”或“耦接到”另一元件时，它可以直接连接到或耦接到另一元件，或者可以存在插入的元件。相反，当称一个元件“直接连接到”或“直接耦接到”另一元件时，不存在插入的元件。用于描述元件之间的关系的其他词语应当以类似的方式解释(例如，“之间”与“直接在...之间”、“相邻”与“直接与...相邻”，等)。
[0030]这里所用的术语仅是为了描述特定实施例的目的，并非要进行限制。如这里所用的，除非上下文另有明确表述，否则单数形式“一”和“该”也旨在包括复数形式。还将理解的是，术语“包括”、“具有”和/或“包含”，当在这里使用时，指定了所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。
[0031]还应当指出，在某些替代的实施方式中，提到的功能/动作可以不按附图所提到的次序来发生。例如，依次示出的两个附图可以实际上基本同时地执行或者可以有时按相反的次序执行，取决于所涉及的功能/动作。
[0032]现在将参照附图更全面地描述各个示例实施例，附图中示出本发明的某些示例实施例。在附图中，为了清晰，层和区域的厚度被夸大。
[0033]图1A至IF是用于描述根据示例实施例的逐步制造三维单片光电集成电路100的方法的图示。
[0034]参照图1A，可以提供包括多个芯片区域的晶片。包括在一个芯片区域中的区域在图1A至IF中简要地示出，并将被称为第一基板110。
[0035]第一基板110可以由硅(Si)或II1-V族材料形成。第一基板110也被称为支撑
基板。
[0036]首先，光子元件区域Rl被限定在第一基板110上，光子元件将形成在光子元件区域Rl上。在第一基板110的第一表面IlOa上，沟槽112形成在光子元件区域Rl中。沟槽112的形成可以使用一般的光刻工艺，因此将不被详细地描述。沟槽112可以形成至提供用于接收下面描述的光子元件的空间的深度。例如，沟槽112可以形成为具有IOOnm或更大的深度。
[0037]参照图1B，提供第二基板150。第二基板150可以由Si或II1-V族材料形成。在第二基板150的第一表面150a上，光子元件160形成在对应于光子元件区域Rl的区域上。多个光子元件可以形成在第一表面150a上，但是在当前的实施例中，为方便起见示出了一个光子元件。在形成光子元件160的工艺中，进行P掺杂和η掺杂，使得第二基板150的连接到光子元件160的表面区域A可以用杂质掺杂。也就是说，表面区域A可以是导电的区域。光子元件160可以是激光二极管、发光二极管、光学调制器、多路复用器(multiplexer)、信号分离器(demultiplexer)、光电二极管或波导。
[0038]参照图1C，第二基板150接合到第一基板110上使得光子元件160面对沟槽112的底部112a。关于该接合，可以使用等离子体接合。沟槽112通过第一基板110与第二基板150之间的接合形成特定的密封空间114，光子元件160设置在空间114中。
[0039]参照图1D，第二基板150被减薄以形成具有约IOnm至200nm的厚度Tl的减薄的第二基板152。减薄可以包括首先进行机械研磨或湿的化学蚀刻然后进行化学机械抛光(CMP)0
[0040]电子元件170形成在减薄的第二基板152的第二表面152b上。第二表面152b关于减薄的第二基板152背对第一表面152a。电子元件170可以形成在紧挨着光子元件区域Rl的第一区域上。电子元件170可以包括用于光子元件160的开关元件172和连接到开关元件172的互补金属氧化物半导体(CMOS)元件174。CMOS元件174可以是动态随机存取存储器(DRAM)、中央处理器(CPU)、大规模集成(LSI)或芯片上系统(SoC)。
[0041]为了光子元件160的电连接，通孔153形成在第二基板152中并用金属填充以形成第一金属通路154。电极焊盘156形成在第二基板152上以连接到第一金属通路154。
[0042]尽管穿过第二基板152的通孔153形成在图1D中，但是通孔可以形成为浅的深度并用金属填充以连接金属通路与导电区域A。如果导电区域A形成为到达第二表面152b并接触电极焊盘156，光子元件160和电极焊盘156可以通过导电区域A电连接而不需要形成通孔和金属通路。
[0043]参照图1E，绝缘层180形成在第二基板152上。绝缘层180可以是硅氧化物层。绝缘层180可以是层间电介质。
[0044]接下来，暴露电极焊盘156、开关元件172和CMOS元件174的通孔182形成在绝缘层180中，然后通孔182用金属填充以形成第二金属通路184、第三金属通路185和第四金属通路186。金属通路184至186将光子元件160和电子元件172和174连接到外部电源。
[0045]绝缘层180可以限制光并减少传播损失。
[0046]参照图1F，形成金属互连188，其将连接到光子元件160的第二金属通路184与连接到开关元件172的第三金属通路185连接。因此，形成光电集成电路100。
[0047]可以重复图1E和IF所示的工艺与电子元件170的形成，从而可以形成包括金属通路的多个绝缘层，相邻的绝缘层之间的电极焊盘可以电连接到在其上和在其下的绝缘层中的金属通路。
[0048]在光电集成电路100中，光子元件160设置在减薄的第二基板152的一个表面上，其中电子元件170设置在减薄的第二基板152的另一个表面上，光子元件160和电子元件170被单片地形成。具有这样的结构的三维单片光电集成电路170提供改善的集成度和简化的制造工艺。
[0049]此外，形成在光子元件160下面的空间114和形成在光子元件160上的绝缘层180限制光，从而减少传播损失。
[0050]图2A至2F是用于描述根据另一个示例实施例的逐步制造三维单片光电集成电路的方法的图示。
[0051]参照图2A，提供晶片。晶片包括多个芯片区域。在图2A至2F中，简要地示出包括在一个芯片区域中的区域，并将被称为第一基板210。
[0052]第一基板210可以由Si或II1-V族材料形成。
[0053]首先，在第一基板210上，限定其上将形成光子元件的光子元件区域Rl和其上将形成电子元件的电子元件区域R2。然而，另外的电子元件也可以形成在除了 Rl和R2之外的区域上。
[0054]第一沟槽212形成在第一基板210的光子元件区域Rl上。第一沟槽212的深度Dl可以为约0.1 μ m至约3 μ m。第一沟槽212的形成可以使用一般的光刻工艺并将不被详细描述。第一沟槽212可以形成至提供用于接收如下所述的光子元件的空间的深度。
[0055] 接下来，第二沟槽214形成在光子元件区域R2中。第二沟槽214的深度D2可以为约Inm至200nm使得可以在提供有效的热发射量并从电子电路减少寄生电容的同时避免来自电子电路的电荷渗漏，从而可以执行电子电路的高速运行。
[0056]第二沟槽214的形成可以使用一般的光刻工艺并因此将不被详细描述。
[0057]参照图2B，提供第二基板250。在第二基板250上，光子元件260形成在对应于光子元件区域Rl的区域上。在形成光子元件260的工艺中，进行P掺杂和η掺杂，使得第二基板250的连接到光子元件260的表面区域A可以用杂质掺杂。也就是说，表面区域A可以是导电的区域。光子元件260可以是激光二极管、发光二极管、光学调制器、多路复用器、信号分离器、光电二极管或波导。
[0058]参照图2C，第二基板250接合到第一基板210上使得光子元件260面对沟槽212的底部212a。该接合可以利用等离子体接合进行。沟槽212通过第一基板210与第二基板250之间的接合形成特定的密封空间216，光子元件260设置在空间216中。
[0059]参照图2D，第二基板250被减薄以形成具有约IOnm至200nm的厚度Tl的第二基板252。减薄可以包括首先进行机械研磨或湿的化学蚀刻然后进行CMP。
[0060]在第二基板252上，电子元件270形成在第二沟槽214之上。因此，光子元件260形成在第二基板252的一个表面上，并且电子兀件270形成在第二基板252的另一个表面上。电子元件270可以形成在紧挨着光子元件区域Rl的电子元件区域R2上。电子元件270可以包括用于光子 元件260的开关元件272和连接到开关元件272的CMOS元件274。CMOS 元件 274 可以是 DRAM、CPU、LSI 或 SoC。
[0061]为了光子元件260的电连接，通孔253形成在第二基板252中并用金属填充以形成第一金属通路254。电连接到第一金属通路254的电极焊盘256形成在第二基板252上。
[0062]尽管在图2D中形成穿过第二基板252的通孔253，但是通孔可以形成为浅的深度并用金属填充以连接金属通路与导电区域A。如果导电区域A形成为接触光子元件260和电极焊盘256，光子元件260和电极焊盘256可以通过导电区域A电连接而不需要形成通孔253和金属通路254。
[0063]参照图2E，绝缘层280形成在第二基板252上。绝缘层280可以是硅氧化物层。绝缘层280可以是层间电介质。
[0064]接下来，暴露电极焊盘256、开关元件272和CMOS元件274的通孔282形成在绝缘层280中，然后通孔282用金属填充以形成第二金属通路284、第三金属通路285和第四金属通路286。
[0065]绝缘层280可以限制光并减少传播损失。
[0066]参照图2F，形成金属互连288，其将连接到光子元件260的第二金属通路284与连接到开关元件272的第三金属通路285连接。因此，形成光电集成电路200。
[0067]可以重复图2E和2F所示的工艺与电子元件270的形成，从而可以形成包括金属通路的多个绝缘层，相邻的绝缘层之间的电极焊盘可以电连接到在其上和在其下的绝缘层中的金属通路。
[0068]在上述光电集成电路200中，第一沟槽212和绝缘层280可以形成为具有用于优化光子元件260的性能的厚度，第二沟槽214被形成用于电子元件270的性能优化，可以实现形成在第二沟槽214上的电子元件270的高速运行。
[0069]图3A和3B是用于描述根据另一个示例实施例的逐步制造三维单片光电集成电路的方法的图示。[0070]当前实施例的某些工艺与图1A至IC的那些基本上相同，因此将不被详细描述。
[0071]参照图3A，电子元件370形成在第二基板352上。基板352可以通过进行机械研磨或湿的化学蚀刻然后进行CMP已经被减薄以具有约IOnm至200nm的厚度Tl。在第二基板352中，通孔353可以形成在设置在表面区域A中的光子元件160上，通孔353可以用金属填充以形成第一金属通路354。如之前所述的，通孔353和第一金属通路354可以通过延伸表面区域A而被省略。
[0072]电子元件370可以包括在光子元件区域Rl中的开关元件372和连接到开关元件372的CMOS元件374，CMOS元件374可以在紧挨着光子元件区域Rl的区域中。CMOS元件374 可以是 DRAM、CPU、LSI 或 SoC。
[0073]参照图3B，绝缘层380形成在第二基板352上。绝缘层380可以是硅氧化物层。绝缘层380可以是层间电介质。
[0074]接下来，暴露开关元件372和电子元件374的通孔382形成在绝缘层380中，然后通孔382用金属填充以形成第二金属通路385和第三金属通路386。
[0075]绝缘层380可以限制光并减少传播损失。
[0076]可以重复图3B的工艺与图3A的电子元件370的形成，并将省略详细描述。
[0077]在当前的实 施例中，图2C所示的第二沟槽214可以进一步形成在CMOS元件374下面在第一基板110的上表面上，其在这里将不被描述。
[0078]在上述光电集成电路300中，由于连接光子元件160与开关元件372的短的互连，闻速运行是可能的并减少功耗。
[0079]虽然已经参照附图所示的示例实施例描述了示例实施例，但是其仅是说明性的，本领域普通技术人员将理解，各种变化和等同的其他实施例可以从其进行。因此，示例实施例的实际范围应当由权利要求书限定。
[0080]本申请要求于2013年2月6日在韩国知识产权局提交的韩国专利申请N0.10-2013-0013487的权益，其公开内容通过引用结合于此。
【权利要求】
1.一种光电集成电路，包括: 光子元件，在基板的密封空间中；和 电子元件，在所述基板上。
2.如权利要求1所述的光电集成电路，其中所述基板包括接合到彼此的第一基板和第二基板， 所述第一基板在其中具有对应于所述密封空间的第一沟槽， 所述第二基板的第一表面在其上具有所述光子元件， 所述密封空间由形成在所述第一沟槽内并由所述第二基板的第一表面密封的空间限定。
3.如权利要求2所述的光电集成电路，其中所述光子元件与所述第一沟槽的底表面间隔开使得所述光子元件在所述密封空间内。
4.如权利要求3所述的光电集成电路，其中所述电子元件包括电连接到所述光子元件的开关元件，所述开关元件在所述第二基板的第二表面上，所述第二基板的第二表面背对所述第二基板的在其上具有光子元件的第一表面。
5.如权利要求4所述的光电集成电路，还包括: 金属通路，在所述第二基板中，所述金属通路配置为将所述开关元件与所述光子元件电连接。
6.如权利要求4所述的光电集成电路，其中 所述电子元件还包括互补金属氧化物半导体元件，形成在所述第二基板的第二表面上在与其中设置所述光子元件的区域相邻的区域中， 所述第一基板还具有在其中形成的第二沟槽以垂直地对应于所述第二基板的其上具有所述互补金属氧化物半导体元件的区域。
7.如权利要求6所述的光电集成电路，其中所述第一沟槽具有比所述第二沟槽的深度深的深度。
8.如权利要求6所述的光电集成电路，其中所述第二沟槽的深度在Inm到200nm之间。
9.如权利要求2所述的光电集成电路，其中 所述电子元件包括开关元件和互补金属氧化物半导体元件，位于所述第二基板的第二表面上在与其中形成所述光子元件的区域相邻的区域中，所述第二基板的第二表面背对所述第二基板的第一表面， 第二沟槽在所述第一基板中在所述电子元件下面。
10.如权利要求1所述的光电集成电路，还包括: 绝缘层，在所述基板上使得所述绝缘层覆盖所述电子元件。
11.如权利要求10所述的光电集成电路，还包括: 多个金属通路，在所述绝缘层中，所述多个金属通路配置为电连接所述电子元件和所述光子元件。
12.如权利要求1所述的光电集成电路，其中所述基板是硅或II1-V族半导体。
13.—种光电集成电路,包括: 第一基板，包括第一表面和第二表面，所述第二表面面对与所述第一表面面对的方向相反的方向；光子元件，在所述第一表面上；以及 电子元件，在所述第二表面上。
14.如权利要求13所述的光电集成电路，还包括: 第二基板，接合到所述第一基板的第一表面，所述第二基板包括配置为在其中围绕所述光子元件的第一沟槽。
15.如权利要求14所述的光电集成电路，还包括: 所述电子元件包括， 开关元件，电连接到所述光子元件，所述开关元件在所述第一基板的第二表面上使得所述开关元件面对所述光子元件，和 互补金属氧化物半导体元件，在与其中形成所述光子元件的区域相邻的区域中， 第二沟槽，在所述第二基板中在所述互补金属氧化物半导体元件下面。
16.如权利要求15所述的光电集成电路，其中所述第一沟槽具有比所述第二沟槽的深度深的深度。
17.如权利要求16所述的光电集成电路，其中所述第二沟槽的深度在Inm至200nm之间。
18.如权利要求14所述的光电集成电路，其中 所述电子元件包括位于与其中形成所述光子元件的区域相邻的区域中的开关元件和互补金属氧化物半导体元件，和 第二沟槽在所述第二基板中在所述电子元件下面。
19.如权利要求13所述的光电集成电路，还包括: 绝缘层，在所述基板上使得所述绝缘层覆盖所述电子元件。
20.如权利要求19所述的光电集成电路，还包括: 多个金属通路，在所述绝缘层中，所述多个金属通路配置为电连接所述电子元件和所述光子元件。
【文档编号】H01L27/14GK104022134SQ201410044819
【公开日】2014年9月3日 申请日期:2014年2月7日 优先权日:2013年2月6日
【发明者】赵成豪 申请人:三星电子株式会社