封装布局和形成封装布局的方法

封装布局和形成封装布局的方法
【专利摘要】在各种实施例中，可以提供封装布局。封装布局可以包括至少一个芯片。封装布局可以进一步包括至少部分地包封芯片的包封材料。封装布局也可以包括在芯片的第一侧之上的重分布结构。封装布局可以进一步包括在芯片的第二侧之上的金属结构。第二侧可以与第一侧相对。封装布局可以附加地包括电耦合到重分布结构和金属结构的半导体结构和导电塑性材料结构中的至少一个，以在重分布结构和金属结构之间形成电流路径。
【专利说明】封装布局和形成封装布局的方法

【技术领域】
[0001] 各种实施例总体涉及封装布局和形成封装布局的方法。

【背景技术】
[0002] 半导体芯片通常需要用于保护免受电磁干扰的屏蔽。特别是许多射频应用需要对 电磁干扰的屏蔽。
[0003] -种方式在于：在有源器件或结构下方使用半导体衬底以用于在芯片级封装中屏 蔽。然而，该方法可能不适合，因为可能不存在强电磁干扰或者因为有源器件或结构可能对 电磁干扰非常敏感。
[0004] 另一方式在于：在器件之上的印刷电路板（PCB)层级处形成金属盖。可以例如通 过利用导电墨（在碳基底或银基底上）喷涂或者通过物理气相沉积来形成金属盖。
[0005] 图1A至图1D示出形成诸如球栅阵列之类的封装的方法。图1A是示意图100a，其 示出布置在衬底104上的半导体芯片102的截面图，衬底104可以包括路由结构。路由结 构可以包括通过电介质层104b彼此隔开的多层金属结构104a。模制材料106可以沉积在 半导体芯片102上。图1B是示意图100b，示出了预切割的图1A中形成的结构的截面图。 切割沟槽108可以形成为露出金属结构104a的一部分（例如接地接触）。图1C是示意图 100c，示出了涂覆有掩蔽层110的图1B中形成的结构的截面图。图1D是示意图100d，示出 了单片化为形成多个封装布局112的图1C中形成的结构的截面图。


【发明内容】

[0006] 在各种实施例中，可以提供一种封装布局。封装布局可以包括至少一个芯片。封 装布局可以进一步包括至少部分地包封芯片的包封材料。封装布局也可以包括在芯片的第 一侧之上的重分布结构。封装布局可以进一步包括在芯片的第二侧之上的金属结构。第二 侧可以与第一侧相对。封装布局可以附加地包括电耦合到重分布结构和金属结构的半导体 结构和导电塑性材料结构中的至少一个，以在重分布结构与金属结构之间形成电流路径。

【专利附图】

【附图说明】
[0007] 在附图中，贯穿不同的视图，类似的参考标号通常指代相同的部件。附图不一定按 比例绘制，而通常强调的是图示本发明的原理。在下面的描述中，参照下面的附图描述本发 明的各种实施例，在附图中：
[0008] 图1示出形成诸如球栅阵列之类的封装体的方法；其中图1A示出了布置在衬底 上的半导体芯片的截面图，该衬底可以包括纤维芯体和路由层；其中图1B示出了预切割的 图1A中形成的结构的截面图；其中图1C示出了涂覆有掩蔽层的图1B中形成的结构的截面 图；其中图1D示出了单片化为形成多个封装布局的图1C中形成的结构的截面图；
[0009] 图2示出了根据各种实施例的封装布局的截面侧视图；
[0010] 图3示出了根据各种实施例的形成封装布局的方法；
[0011] 图4A示出了根据各种实施例的封装布局的截面侧视图；
[0012] 图4B示出了根据各种实施例的封装布局的平面图；
[0013] 图5A示出了根据各种实施例的封装布局的截面侧视图；以及
[0014] 图5B示出了根据各种实施例的封装布局的平面图。

【具体实施方式】
[0015] 下面的详细描述参照附图，附图通过图示的方式示出其中可以实施本发明的特定 细节和实施例。
[0016] 这里使用用语"示例性"来指"用作示例、实例或图示"。这里描述为"示例性"的 任意实施例或设计不一定被理解为比其他实施例或设计优选或有利。
[0017] 这里可以使用关于形成在侧面或表面"之上"的沉积材料使用的用语"之上"来指 代沉积材料可以"直接形成在暗含的侧面或表面上"，例如与暗含的侧面或表面直接接触。 这里可以使用关于形成在侧面或表面"之上"的沉积材料使用的用语"之上"来指代沉积材 料可以"间接形成在暗含的侧面或表面上"，其中在暗含的侧面或表面与沉积材料之间布置 有一个或多个附加层。
[0018] 图2是示意图200,示出了根据各种实施例的封装布局的截面侧视图。在各种实 施例中，可以提供封装布局。封装布局可以包括至少一个芯片202。封装布局也可以包括 至少部分地包封芯片202的包封材料204。封装布局也可以包括在芯片202的第一侧208a 之上的重分布结构206。封装布局可以进一步包括在芯片202的第二侧208b之上的金属结 构210。第二侧208b可以与第一侧208a相对。封装布局可以附加地包括半导体结构和导 电塑性材料结构中的至少一个212,半导体结构和导电塑性材料结构中的至少一个212电 耦合到重分布结构206和金属结构210,以在重分布结构206与金属结构210之间形成电流 路径。
[0019] 换言之，封装布局可以包括由包封材料204至少部分地包封的至少一个芯片202。 芯片202可以具有第一侧208a和第二侧208b。封装布局可以进一步包括在芯片202的第 一侧208a之上的重分布结构206。封装布局也可以包括在芯片202的第二侧208b之上的 金属结构210。封装布局可以进一步包括将重分布结构206电耦合到金属结构210的连接 结构。连接结构212可以是半导体结构和/或导电塑性材料结构。
[0020] 各种实施例可以配置成提供电磁屏蔽，该电磁屏蔽在晶片级易于操纵并且可以通 过切割或划片的方式容易地切割。
[0021] 在各种实施例中，封装布局可以是嵌入式器件封装体或者可以包括嵌入式器件封 装体，诸如嵌入式晶片级球栅阵列（eWLB)。
[0022] 在各种实施例中，连接结构212在制造工艺期间可能不需要切割或划片。在各种 实施例中，连接结构212可以包括在制造工艺期间容易切割或划片的材料。
[0023] 包封材料204可以包括模制化合物。包封材料204至少部分地包封芯片204可以 包括至少部分地覆盖芯片204的包封材料204。
[0024] 在各种实施例中，重分布结构206可以包括多层结构。重分布结构206可以包括 一个或多个金属结构层或互连。金属结构层或互连可以包括导电材料，例如诸如铜或铝之 类的金属。金属结构层或互连可以配置用于电流重分布。换言之，金属结构层或互连可以 用作或可以配置为一个或多个重分布层（RDL)。重分布结构206可以进一步包括诸如聚合 物（例如聚酰亚胺、环氧树脂、硅酮、有机改性陶瓷（ormocere)等）或氧化硅之类的一种或 多种电介质或绝缘材料/层。金属结构层（或互连）可以通过电介质（或绝缘）层彼此隔 开。重分布结构206可以包括叠层。重分布结构206可以包括例如玻璃纤维芯体。
[0025] 重分布结构206可以具有范围从约5μπι到约ΙΟΟΟμπι(例如从约ΙΟμπι到约 200 μ m)的厚度。
[0026] 多层结构可以包括薄膜多层结构。重分布结构206可以包括一个或多个薄膜金属 结构层。重分布结构206也可以包括一个或多个薄膜电介质或绝缘层。薄膜金属结构层可 以通过电介质（或绝缘）层彼此隔开。每个薄膜层可以具有约50 μ m以下的厚度，例如在 约15 μ m以下，例如从约0. 5 μ m到约10 μ m。
[0027] 重分布结构206可以耦合到参考电位。芯片202可以提供参考电位。分布结构 206可以电耦合到芯片202。参考电位可以接地。
[0028] 金属结构210可以配置为电磁屏蔽，诸如射频屏蔽结构。金属结构210可以经由 重分布结构206和连接结构212电耦合到芯片202。金属结构也可以耦合到参考电位。金 属结构210可以包括金属或导电墨或任意导电材料。
[0029] 封装布局可以具有第一侧和与第一侧相对的第二侧。封装布局的第一侧可以面向 与芯片202的第一侧相同的方向。封装布局的第二侧可以面向与芯片202的第二侧相同的 方向。在各种实施例中，芯片202的第一侧可以与封装布局的第一侧一致并且沿着封装布 局的第一侧布置。在各种实施例中，芯片202的第二侧可以与封装布局的第二侧一致并且 沿着封装布局的第二侧布置。在各种实施例中，芯片202可以延伸通过封装布局的整个厚 度。在各种备选实施例中，芯片202可以部分地延伸通过封装布局的整个厚度。封装布局 可以包括在金属结构210和芯片202之间的包封材料。
[0030] 在各种实施例中，金属结构210覆盖封装布局的整个第二侧。在各种实施例中，重 分布结构206可以覆盖封装布局的整个第一侧。
[0031] 连接结构212可以是半导体结构和导电塑性材料结构中的至少一个。在各种实施 例中，半导体结构和导电塑性材料结构中的至少一个可以包括芯片202外部的至少一个模 块。该至少一个模块可以包括半导体材料和导电材料中的至少一个。该至少一个模块可以 布置成邻近芯片202或与芯片202相邻。在各种备选实施例中，该至少一个模块可以布置 在封装布局的远离芯片202的部分中。该至少一个模块可以至少部分地布置在封装布局的 边缘区域中。该至少一个模块可以在封装布局中部分地暴露。该至少一个模块可以至少部 分地形成封装布局的一个横向侧。
[0032] 该至少一个模块可以至少部分地布置在封装布局的角落区域中。该至少一个模块 可以至少部分地形成封装布局的第一横向侧和第二横向侧。第一横向侧可以基本垂直于第 二横向侧。将至少一个模块布置在边缘区域或角落区域中可以有助于形成"准"法拉第笼 (Faraday box)。换言之，将模块沿着封装布局的边缘布置或者布置在封装布局的角落可以 进一步有助于提供对芯片202的电磁屏蔽。在各种实施例中，该至少一个模块可以配置成 被划片或切割。通过至少一个模块的划片或切割可以比通过嵌入的金属块、厚金属结构层 或互连的划片或切割容易。
[0033] 该至少一个模块可以包括多个模块。多个模块中的模块可以布置在封装布局的相 应角落区域中。每个模块可以提供多个芯片（例如相邻芯片）。换言之，每个模块可以经由 重分布层电耦合到多个芯片。每个模块可以与另一模块隔开小于封装布局配置用于屏蔽的 照射或电磁辐射的波长的1/10的距离，例如小于波长的1/20的距离。对于约60GHz的电 磁辐射或照射而言，例如在模块之间的约〇. 25mm的距离可能是适合的。
[0034] 而半导体结构可以是芯片202的一部分。芯片202可以将重分布结构206和金属 结构210电耦合，以在重分布结构206与金属结构210之间形成电流路径。半导体结构可 以由芯片202的有源区域形成。芯片202的有源区域可以包括低欧姆无源硅，诸如单晶硅、 多晶硅或太阳能级硅。芯片202的有源区域可以附加地或备选地包括诸如砷化镓（GaAs) 或氮化镓（GaN)之类的其它半导体材料。可以对硅和/或其它半导体材料进行掺杂。芯 片202可以备选地或附加地包括通孔或一系列过孔，以电耦合重分布结构206和金属结构 210。封装布局可以附加地包括芯片202外部的至少一个模块。
[0035] 在各种实施例中，半导体结构可以与重分布结构206和金属结构210中的至少一 个物理接触。半导体结构可以与重分布结构206和金属结构210物理接触。
[0036] 半导体结构可以具有μ Ωαιι到πιΩαιι范围的电阻率，例如从约1μ Ωαιι到约 lm Ω cm〇
[0037] 半导体结构可以包括硅。半导体材料可以包括硅。硅可以选自包括单晶硅、多晶 硅和非晶硅的组。备选地或附加地，半导体结构（或半导体材料）可以包括砷化镓（GaAs) 或氮化镓（GaN)。半导体结构可以具有电耦合重分布结构206和金属结构210的独一功能， 并且可以包括诸如太阳能级硅之类的具有高缺陷密度的半导体材料。使用半导体材料而无 需使缺陷密度最小化可以降低制造成本。
[0038] 导电塑性材料结构可以包括具有碳黑的塑性材料。导电塑性材料结构（或导电材 料）可以包括导电的有机聚合物。导电塑性材料结构（或导电材料）可以包括诸如聚吡咯 (PPY)和聚噻吩（PT)之类的具有芳香环链的聚合物、诸如聚乙炔（PAC)之类的具有双键的 聚合物、或诸如聚（P-)苯乙烯撑（PPV)之类的具有芳香环和双键的聚合物。导电塑性材料 结构可以具有从约1(Γ 4Ωαιι到约1(Γ3πιΩαιι的电阻率。
[0039] 在各种实施例中，至少一个芯片202可以包括多个芯片。包封材料204可以至少 部分地包封多个芯片202。半导体结构和导电塑性材料结构212中的至少一个可以包括在 芯片202外部的至少一个模块。该至少一个模块可以包括半导体材料和导电塑性材料中的 至少一个。该模块可以由多个芯片共享以形成针对相应芯片202的多个电流路径。
[0040] 在各种实施例中，至少一个芯片202可以包括多个芯片。重分布结构206可以仅 在封装布局的第一侧的某些部分之上。金属结构210可以在封装布局的第二侧的某些部分 之上。重分布结构206可以是不连续的并且可以包括多个重分布结构分段。金属结构210 可以是不连续的并且可以包括多个金属结构分段。封装布局的一些部分可以无重分布结构 分段或金属结构分段，从而与封装布局的平面基本垂直的线可以不穿透重分布结构分段或 金属结构分段。该线也可以不穿透芯片。该线可以配置成切割线使得当对封装布局进行切 割或划片时，可以不对重分布结构分段或金属结构分段或芯片202进行划片或切割。
[0041] 图3示出了示意图300,示出了根据各种实施例的形成封装布局的方法。该方法可 以包括在302处提供至少一个芯片。该方法也可以包括在304处利用包封材料至少部分地 包封芯片。该方法可以进一步包括在306处在芯片的第一侧之上形成重分布结构。该方法 也可以包括在308处在芯片的第二侧之上形成金属结构。第二侧可以与第一侧相对。该方 法可以包括在310处形成电耦合到重分布层和金属结构的半导体结构和导电塑性材料结 构中的至少一个。半导体结构的半导体材料和/或导电塑性结构的导电塑性材料形成重分 布结构和金属结构之间的电流路径。
[0042] 换言之，该方法可以包括利用包封材料至少部分地包封至少一个芯片。该芯片可 以具有第一侧和与第一侧相对的第二侧。该方法也可以包括在芯片的第一侧之上形成重分 布结构。此外，该方法可以包括在芯片的第二侧之上形成金属结构。可以形成连接结构以 电耦合重分布层和金属结构。该连接结构是半导体结构和/或导电塑性结构。
[0043] 各种实施例可以配置成提供形成电磁屏蔽的方法。该方法可以减少或避免切割或 划片通过金属模块。
[0044] 包封芯片可以包括使用模制工艺。包封芯片可以包括对芯片实施模具或在芯片之 上实施模具，使得在模具和芯片之间形成至少一个模具空腔。该工艺也可以包括对诸如模 具化合物之类的包封材料进行加热直到其被液化。该工艺可以进一步包括使诸如模制化合 物之类的液化包封材料流动到至少一个模制空腔中。此外，该工艺可以包括允许液化包封 材料（例如模制化合物）在升高的温度和压力下固化，从而由包封材料（例如模制化合物） 将芯片包封。
[0045] 该工艺可以包括对芯片实施模具或在芯片之上实施模具。附加地，可以在芯片下 方提供另一模具，使得可以在两个模具与芯片之间形成至少一个模制空腔。该工艺也可以 包括使得在模具和芯片之间具有膜。该膜可以覆盖模制空腔内的模具的内表面。在另一模 具和芯片之间也可以提供另一膜。另一膜可以覆盖模制空腔内另一模具的内表面。该工艺 也可以包括对诸如模制化合物之类的包封材料进行加热，直到它液化。该工艺可以进一步 包括使得诸如模制化合物之类的液化包封材料流动到至少一个模制空腔中。此外，该工艺 可以包括允许液化包封材料（例如模制化合物）在升高的温度和压力下固化，使得利用包 封材料（例如模制化合物）包封芯片。利用包封材料包封芯片可以包括使用膜辅助模制工 艺来利用包封材料包封芯片。
[0046] 在各种实施例中，重分布结构可以包括多层结构。重分布结构可以包括一个或多 个金属结构层或互连。金属结构层或互连可以包括导电材料或金属，诸如钛（Ti)、铜（Cu) 或铝（A1)。金属结构层或互连可以配置用于电流重分布。换言之，金属层或互连可以用作 重分布层（RDL)。重分布结构可以进一步包括一个或多个电介质或绝缘层/材料，诸如聚合 物或氧化硅。金属结构层（或互连）可以通过电介质（或绝缘）层彼此隔开。重分布结构 可以包括叠层。重分布结构可以包括玻璃纤维芯体。
[0047] 在各种实施例中，形成重分布结构可以包括诸如物理气相沉积或化学气相沉积之 类的适当沉积技术。形成重分布结构可以包括光刻工艺和/或剥离工艺。例如，形成重分 布结构可以包括沉积抗蚀剂材料和使用光刻对抗蚀剂材料进行构图，之后进行电镀、剥离 抗蚀剂材料与种子。可以沉积诸如氧化硅之类的电介质材料，之后进行剥离，以形成第一电 介质层。然后可以在第一电介质层上形成第一金属结构层或互连。
[0048] 在各种实施例中，可以在包封芯片之后形成重分布结构。在各种备选实施例中，可 以在包封芯片之前形成重分布层。
[0049] 重分布结构可以具有从约5μπ?到约ΙΟΟΟμ--的厚度范围，例如从约ΙΟμ--到约 200 μ m。
[0050] 多层结构可以包括薄膜多层结构。重分布结构可以包括一个或多个薄膜金属结构 层。重分布结构也可以包括一个或多个薄膜电介质或绝缘层。薄膜金属结构层可以通过电 介质（或绝缘）层彼此隔开。每个薄膜层可以具有约20μπι以下的厚度，例如在约15μπι 以下，例如从约5 μ m到约10 μ m。
[0051] 重分布结构可以耦合到参考电位。芯片可以提供参考电位。重分布结构可以电耦 合到芯片。参考电位可以接地。
[0052] 金属结构可以配置为诸如射频屏蔽结构之类的电磁屏蔽。金属结构可以经由重分 布结构和连接结构电耦合到芯片。金属结构也可以耦合到参考电位。
[0053] 形成金属结构可以包括诸如物理气相沉积或化学气相沉积之类的适当沉积技术。 形成金属结构可以备选地包括喷涂导电墨或使用"等离子体尘（plasma dust)沉积"。
[0054] 封装布局可以具有第一侧和与第一侧相对的第二侧。封装布局的第一侧可以面向 与芯片的第一侧相同的方向。封装布局的第二侧可以面向与芯片的第二侧相同的方向。在 各种实施例中，芯片的第一侧可以与封装布局的第一侧一致并且沿着封装布局的第一侧布 置。在各种实施例中，芯片的第二侧可以与封装布局的第二侧一致并且沿着封装布局的第 二侧布置。在各种实施例中，芯片可以延伸通过封装布局的整个厚度。在各种备选实施例 中，芯片可以部分地延伸通过封装布局的整个厚度。封装布局可以包括金属结构和芯片之 间的包封材料。
[0055] 在各种实施例中，金属结构覆盖封装布局的整个第二侧。在各种实施例中，重分布 结构可以覆盖封装布局的整个第一侧。
[0056] 连接结构可以是半导体结构和导电塑性材料结构中的至少一个。在各种实施例 中，半导体结构和导电塑性材料结构中的至少一个可以包括在芯片外部的至少一个模块。 该至少一个模块可以包括半导体材料和导电材料中的至少一个。
[0057] 形成至少一个模块可以包括局部地去除封装布局的包封材料，诸如刻蚀或钻孔。 形成至少一个模块可以包括随后沉积半导体材料和导电塑性材料中的至少一个。而形成至 少一个模块可以包括在封装布局的一个或多个横向侧上沉积半导体材料和导电塑性材料 中的至少一个。可以在划片或切割之后或之前执行半导体材料和导电塑性材料中的至少一 个的沉积。
[0058] 该至少一个模块可以布置在芯片邻近或附近。在各种备选实施例中，该至少一个 模块可以布置在封装布局的远离芯片的部分中。该至少一个模块可以至少部分地布置在封 装布局的边缘区域中。至少一个模块在封装布局中可以部分地露出。至少一个模块可以至 少部分地形成封装布局的一个横向侧。该至少一个模块可以至少部分地布置在封装布局的 角落区域中。该至少一个模块可以至少部分地形成封装布局的第一横向侧和第二横向侧。 该第一横向侧可以与第二横向侧基本垂直。
[0059] 至少一个模块可以包括多个模块。该多个模块中的模块可以布置在封装布局的相 应角落区域中。每个模块可以提供用于多个芯片（例如相邻芯片）。换言之，每个模块可以 经由重分布层电耦合到多个芯片。
[0060] 而半导体结构可以是芯片的一部分。芯片可以电f禹合重分布结构和金属结构，以 在重分布结构和金属结构之间形成电流路径。半导体结构可以由芯片的有源区域形成。封 装布局可以附加地包括在芯片外部的至少一个模块。
[0061] 在各种实施例中，半导体结构可以与重分布结构和金属结构中的至少一个物理接 触。
[0062] 半导体结构可以具有μ Ωαιι到πιΩαιι的范围中的电阻率，例如从约1μ Ωαιι到约 lm Ω cm〇
[0063] 半导体结构可以包括硅。半导体材料可以包括硅。硅可以选自包括单晶硅、多晶 硅和非晶硅的组。备选地或附加地，半导体结构（或半导体材料）可以包括砷化镓（GaAs) 或氮化镓（GaN)。可以对半导体结构或半导体材料进行掺杂。芯片可以备选地或附加地包 括通孔或一系列过孔，以电耦合重分布结构和金属结构。形成通孔或一系列过孔可以包括 刻蚀，诸如深反应离子刻蚀。形成通孔或一系列过孔可以随后包括将诸如半导体材料或金 属之类的导电材料沉积到刻蚀的孔中。
[0064] 导电塑性材料结构可以包括具有碳黑的塑性材料。导电塑性材料结构（或导电材 料）可以包括导电的有机聚合物。导电塑性材料结构（或导电材料）可以包括诸如聚吡咯 (PPY)和聚噻吩（PT)之类的具有芳香环链的聚合物、诸如聚乙炔（PAC)之类的具有双键的 聚合物、或诸如聚（P-)苯乙烯撑（PPV)之类的具有芳香环和双键的聚合物。导电塑性材料 结构可以具有从约1(Γ 4Ωαιι到约1(Γ3πιΩαιι的电阻率。
[0065] 在各种实施例中，该至少一个芯片可以包括多个芯片。包封材料可以至少部分地 包封该多个芯片。半导体结构和导电塑性材料结构中的至少一个可以包括在芯片外部的至 少一个模块。该至少一个模块可以包括半导体材料和导电塑性材料中的至少一个。该模块 可以由多个芯片共享以针对相应的芯片形成多个电流路径。
[0066] 在各种实施例中，该至少一个芯片可以包括多个芯片。重分布结构可以仅在封装 布局的第一侧的某些部分之上。金属结构可以在封装布局的第二侧的某些部分之上。重分 布结构可以是不连续的并且可以包括多个重分布结构分段。金属结构可以是不连续的并且 可以包括多个金属结构分段。封装布局的部分可以无重分布结构分段或金属结构分段，使 得基本垂直于封装布局的平面的线可以不穿透重分布结构分段或金属结构分段。该线也可 以不穿透芯片。该线可以配置成划片线，使得当对封装布局进行划片或切割时，可以不对重 分布结构分段或金属结构分段或芯片进行划片或切割。
[0067] 在各种实施例中，可以在形成半导体结构和导电塑性结构中的至少一个之前形成 金属结构。
[0068] 在各种其它实施例中，可以在形成半导体结构和导电塑性结构中的至少一个之后 形成金属结构。在各种实施例中，可以在形成金属结构之前对封装布局进行减薄（例如使 用研磨）。当在形成金属结构的封装布局侧（即封装布局的第二侧）的处理中未涉及处理 或涉及很少处理时，所形成的金属结构可以是"免费的（free of charge)"。
[0069] 在各种实施例中，该方法可以包括利用包封材料至少部分地包封多个芯片。该方 法也可以包括在芯片的第一侧之上形成重分布结构。该方法可以进一步包括将包封的芯片 附接到临时衬底，诸如载体或划片带。该方法可以包括对包封的芯片进行切割或划片以形 成封装布局。各封装布局可以包括一个芯片。该方法可以包括在每个芯片的每个第二侧之 上形成金属结构。金属结构可以延伸到每个封装布局的横向侧以电耦合导电结构或形成导 电结构。该导电结构可以配置用于在金属结构和重分布层之间电耦合。导电结构可以是半 导体结构。而导电结构也可以是导电塑性材料结构。每个封装布局的重分布结构和金属结 构之间的距离可以是小的,例如约1 μ m到约100 μ m。
[0070] 图4A是示意图400a，示出了根据各种实施例的封装布局的截面侧视图。图4B是 示意图400b，示出了根据各种实施例的封装布局的平面图。图4B中的线414可以对应于当 从图4B中的箭头指示的一侧查看时的图4A。在图4B中未示出重分布结构406。
[0071] 在各种实施例中，可以提供封装布局。封装布局可以包括至少一个芯片402。封装 布局可以进一步包括至少部分地包封芯片402的包封材料404。封装布局也可以包括在芯 片402的第一侧408a之上的重分布结构406。封装布局可以进一步包括在芯片402的第二 侧408b之上的金属结构410。第二侧408b可以与第一侧408a相对。封装布局可以附加地 包括电耦合到重分布结构406和金属结构410的半导体结构412 (可以包括体半导体材料 或由体半导体材料形成），以在重分布结构406和金属结构410之间形成电流路径。
[0072] 芯片404可以是晶体管或包括晶体管。例如，芯片404可以是或包括金属氧化物 场效应晶体管（M0SFET)，诸如功率M0SFET。芯片404可以备选地或附加地是双极晶体管或 者包括双极晶体管，诸如绝缘栅双极晶体管（IGBT)。芯片404可以包括诸如逻辑集成电路、 存储器集成电路或功率集成电路之类的集成电路。集成电路可以是专用集成电路（ASIC) 或场可编程栅阵列（FPGA)。作为备选，集成电路可以是任意其它可编程逻辑电路，诸如可编 程处理器，例如可编程微处理器或可编程纳处理器。芯片404可以附加地或备选地包括电 容器、电感器、电阻器或任意其它电组件。
[0073] 芯片402可以具有第一侧408a和与第一侧408a相对的第二侧408b。芯片402可 以延伸通过封装布局的整个厚度。封装布局可以具有第一侧和与第一侧相对的第二侧。芯 片的第一侧408a可以沿着与封装布局的第一侧相同的平面。芯片的第二侧408b可以沿着 与封装布局的第二侧相同的平面。
[0074] 重分布结构可以包括嵌入的或者至少部分地由电介质或绝缘材料406b覆盖的金 属结构或互连406a。重分布结构406可以包括多层结构。换言之，重分布结构406可以包 括多于一层的金属结构或互连和多于一层的电介质或绝缘材料。第一层金属结构或互连可 以使用导电过孔电耦合到第二层金属结构或互连。多层结构可以包括叠层。多层结构可以 包括薄膜多层结构。
[0075] 芯片402可以电耦合到重分布结构406。芯片402可以包括一个或多个电接触，用 于电稱合到重分布结构406。
[0076] 芯片402可以配置为电耦合到外部器件或载体。芯片402可以配置为经由重分布 层406电耦合到外部器件。焊料接触418可以用于将芯片电耦合到外部器件或载体。
[0077] 金属结构410可以配置为射频屏蔽结构。如图4A可见，金属结构可以覆盖封装布 局的整个第二侧。在各种备选实施例中，金属结构可以覆盖封装布局的第二侧的一部分。
[0078] 半导体结构412(可以包括体半导体材料或由体半导体材料形成）可以是芯片402 的一部分。半导体结构412可以由芯片402的有源区域形成。芯片402可以包括半导体结 构412,该半导体结构412在芯片402的第一侧408a与芯片402的第二侧408b之间提供通 过芯片402的电耦合。半导体结构412可以包括硅或任意其它合适半导体材料。硅可以包 括选自包括单晶硅、多晶硅和非晶硅的组的硅。半导体结构412可以掺杂有用于增加半导 体结构412的电导率的掺杂剂。半导体结构412可以附加地或者备选地为用于在重分布结 构406与金属结构410之间进行电耦合的通孔或一系列过孔。半导体结构可以与重分布结 构406和金属结构410中的至少一个物理接触。图示地，有源区域可以物理耦合到重分布 结构406和金属结构410。
[0079] 封装布局可以进一步包括一个或多个可选组件416a和/或416b。可选组件416a、 416b可以包括有源组件，诸如像金属氧化物场效应晶体管（M0SFET)或双极结晶体管之类 的晶体管。可选组件可以包括诸如逻辑集成电路、存储器集成电路或功率集成电路之类的 集成电路。集成电路可以是专用集成电路（ASIC)或场可编程栅阵列（FPGA)。作为备选，集 成电路可以是任意其它可编程逻辑电路，诸如可编程处理器，例如可编程微处理器或可编 程纳处理器。可选组件416a、416b可以包括诸如电容器、电感器、电阻器或过滤器网络之类 的无源组件。
[0080] 可选组件416a、416b也可以包括例如微机电系统（MEMS)或传感器（例如加速器 件、陀螺器件、开关、体声波（Baw)器件、表面声波（Saw)器件等）或光子结构或太阳能电 池。可选组件415a、416b可以电耦合到芯片402。芯片402与可选组件之间的电耦合可以 经由重分布结构406。
[0081] 可选组件416a、416b可以替代地包括在芯片402外部的至少一个模块。该至少一 个模块可以包括半导体材料和导电塑性材料中的至少一个。
[0082] 在各种实施例中，该方法可以包括利用包封材料412包封一个或多个芯片402。每 个芯片402可以具有第一侧408a和第二侧408b。每个芯片402可以包括半导体结构412， 该半导体结构412提供在芯片402的第一侧408a与芯片402的第二侧408b之间通过芯片 402的电耦合。重分布结构406可以在包封一个或多个芯片402之前或者在包封一个或多 个芯片402之后形成在一个或多个芯片的第一侧408a之上。重分布结构406可以电耦合 到半导体结构412。该方法可以进一步包括在一个或多个芯片402的第二侧408b之上形成 金属结构410。可以在形成金属结构410之前对包封材料进行研磨或去除以露出一个或多 个芯片402的第二侧408b。金属结构410可以电耦合到半导体结构412。
[0083] 如果存在多于一个的芯片，则可以对包封的芯片进行切割或划片。可以在形成金 属结构410之前或之后执行切割或划片。重分布结构406或重分布结构406的金属结构层 /互连406a可以仅部分地覆盖封装布局的整个第一侧。金属结构410可以仅部分地覆盖封 装布局的整个第二侧。封装布局可以被配置成沿着不具有金属结构层或互连或金属结构的 封装布局的部分进行划片或切割。换言之，重分布结构406可以仅在封装布局的第一侧的 某些部分之上，或者重分布结构406可以配置成使得仅电介质材料406b在封装布局的第一 侧的某些部分之上。金属结构410可以在封装布局的第二侧的某些部分之上。重分布结构 406可以是不连续的，并且可以包括多个重分布结构分段。金属结构410可以是不连续的， 并且可以包括多个金属结构分段。封装布局的部分可以无重分布结构分段（或仅由重分布 结构406的电介质材料406b覆盖）或金属结构分段，使得基本垂直于封装布局的平面的线 可以不穿透重分布结构分段（金属结构层或互连406a)或金属结构分段。该线也可以不穿 透芯片402。该线可以被配置成划片线，使得当对封装布局进行划片或切割时，可以不对重 分布结构分段或金属结构分段的金属结构层或互连406a或芯片402进行划片或切割。 [0084] 图5A是示意图500a，示出了根据各种实施例的封装布局的截面侧视图。图5B是 示意图500b，示出了根据各种实施例的封装布局的平面图。图5B中的线514可以对应于当 从图5B中的箭头指示的一侧查看时的图5A。在图5B中未示出重分布结构506。
[0085] 在各种实施例中，可以提供封装布局。封装布局可以包括至少一个芯片502。封装 布局可以进一步包括至少部分地包封芯片502的包封材料504。封装布局也可以包括在芯 片502的第一侧508a之上的重分布结构506。封装布局可以进一步包括在芯片502的第二 侧508b之上的金属结构510。第二侧508b可以与第一侧508a相对。封装布局可以附加地 包括电耦合到重分布结构506和金属结构510的半导体结构和导电材料结构512中的至少 一个，以在重分布结构506和金属结构510之间形成电流路径。导电材料结构512可以是 裸露的低电阻硅（例如太阳能级硅、多晶硅等或任意其它半导体材料）。
[0086] 芯片502可以是类似上述芯片402的芯片。
[0087] 重分布结构可以包括嵌入的或至少部分地由电介质或绝缘材料506b覆盖的金属 结构或互连506a。在分布结构506可以包括多层结构。换言之，重分布结构506可以包括 多于一层的金属结构或互连和多于一层的电介质或绝缘材料。第一层的金属结构或互连可 以使用导电过孔电耦合到第二层的金属结构或互连。多层结构可以包括叠层。多层结构可 以包括薄膜多层结构。
[0088] 芯片502可以电耦合到重分布结构506。芯片502可以包括一个或多个电接触，用 于电稱合到重分布结构506。
[0089] 芯片502可以配置为电耦合到外部器件或载体。芯片502可以配置为经由重分布 层506电耦合到外部器件或载体。焊料接触518可以用于将芯片电耦合到外部器件或载体。
[0090] 金属结构510可以被配置为射频屏蔽结构。如图5A可见，金属结构可以覆盖封装 布局的整个第二侧。在各种备选实施例中，金属结构可以覆盖封装布局的第二侧的一部分。
[0091] 在各种实施例中，半导体结构和导电材料结构512中的至少一个可以至少包括在 芯片502外部的一个模块。该至少一个模块可以包括半导体材料和导电塑性材料中的至少 一个。如图5A和图5B可见，至少一个模块可以至少部分地布置在封装布局的边缘区域或 角落区域中。该至少一个模块可以至少部分地沿着封装布局的周边布置。
[0092] 在各种实施例中，该至少一个模块可以包括多个模块。该多个模块中的模块可以 布置在封装布局的相应角落区域中。
[0093] 封装布局可以进一步包括一个或多个可选组件516a和/或516b，该可选组件可以 配置为上述一个或多个可选组件416a和/或416b。
[0094] 在各种实施例中，该方法可以包括利用包封材料504包封一个或多个芯片502。每 个芯片502可以具有第一侧508a和第二侧508b。重分布结构506可以在包封一个或多个 芯片502之前或在包封一个或多个芯片502之后形成在一个或多个芯片502的第一侧508a 之上。重分布结构506可以电f禹合到一个或多个芯片502。该方法可以进一步包括，例如在 芯片之上形成包封材料之前在芯片502外部形成（例如放置）至少一个模块，使得芯片和 模块包封在一起。至少一个模块可以包括半导体结构和导电结构512中的至少一个。至少 一个模块并且因而半导体结构和导电结构512中的至少一个可以电耦合到重分布层506。 该方法可以进一步包括在一个或多个芯片502的第二侧508b之上形成金属层510。金属层 510可以电耦合到半导体结构和导电结构512中的至少一个。
[0095] 如果存在多于一个的芯片，则可以对包封的芯片进行切割或划片以形成单独的封 装布局。金属层510可以形成在切割/划片之前或切割/划片之后。可以在形成金属结构 410之前或之后执行切割或划片。切割或划片可以包括通过至少一个模块切割或划片。如 图5B所示，划片线518可以沿着该至少一个模块。
[0096] 重分布结构506或重分布结构506的金属结构层/互连506a可以仅部分地覆盖封 装布局的整个第一侧。金属结构510可以仅部分地覆盖封装布局的整个第二侧。封装布局 可以配置为沿着不具有金属结构层或互连或金属结构的封装布局的部分进行切割或划片。 换言之，重分布结构506可以仅在封装布局的第一侧的某些部分之上，或重分布结构506可 以被配置成使得仅电介质材料506b在封装布局的第一侧的某些部分之上。金属结构510 可以在封装布局的第二侧的某些部分之上。重分布结构506可以是不连续的并且可以包括 多个重分布结构分段。金属结构510可以是不连续的并且可以包括多个金属结构分段。封 装布局的部分可以无重分布结构分段（或仅由分布结构506的电介质材料506b覆盖）或 金属结构分段，使得基本垂直于封装布局的平面的线可以不穿透重分布结构分段（金属结 构层或互连506a)或金属结构分段。该线518也可以不穿透芯片502。然而线518可以穿 过至少一个模块。该线518可以配置为划片线，使得当对封装布局进行划片或切割时，可以 不对重分布结构分段或金属结构分段的金属结构层或互连506a或芯片502进行划片或切 割。
[0097] 在各种实施例中，提供封装布局。封装布局可以包括：至少一个芯片；在封装角落 处的至少一个体半导体件；在芯片的第一侧和导电的体半导体件之上的重分布结构；以及 在芯片的第二侧之上连接到体半导体件的金属结构，其中该第二侧与第一侧相对。
[0098] 尽管参照特定实施例已经具体示出和描述本发明，本领域技术人员应理解到，可 以在不脱离所附权利要求限定的本发明的精神和范围的情况下进行形式和细节上的各种 改变。本发明的范围因而由所附权利要求指示并且因此旨在于涵盖落入权利要求的等同方 案的意义和范围内的所有改变。
【权利要求】
1. 一种封装布局，包括： 至少一个芯片； 包封材料，至少部分地包封所述芯片； 重分布结构，在所述芯片的第一侧之上； 金属结构，在所述芯片的第二侧之上，其中所述第二侧与所述第一侧相对；以及 半导体结构和导电塑性材料结构中的至少一个，电耦合到所述重分布结构和所述金属 结构； 其中所述半导体结构的半导体材料和所述导电塑性材料结构的导电塑性材料中的至 少一个形成在所述重分布结构和所述金属结构之间的电流路径。
2. 根据权利要求1所述的封装布局， 其中所述重分布结构包括多层结构。
3. 根据权利要求2所述的封装布局， 其中所述多层结构包括叠层。
4. 根据权利要求3所述的封装布局， 其中所述多层结构包括薄膜多层结构。
5. 根据权利要求1所述的封装布局， 其中所述重分布结构耦合到参考电位。
6. 根据权利要求1所述的封装布局， 其中所述金属结构被配置为射频屏蔽结构。
7. 根据权利要求1所述的封装布局， 其中所述金属结构覆盖所述封装布局的整个第二侧。
8. 根据权利要求1所述的封装布局， 其中所述半导体结构和导电塑性材料结构中的至少一个是太阳能级硅。
9. 根据权利要求1所述的封装布局， 其中所述半导体结构和导电塑性材料结构中的至少一个是多晶硅。
10. 根据权利要求1所述的封装布局， 其中所述半导体结构和导电塑性材料结构中的至少一个由体半导体材料形成。
11. 根据权利要求1所述的封装布局， 其中所述半导体结构和导电塑性材料结构中的至少一个与所述重分布结构和所述金 属结构中的至少一个物理接触。
12. 根据权利要求1所述的封装布局， 其中所述半导体结构和导电塑性材料结构中的至少一个包括在所述芯片外部的至少 一个模块，其中所述至少一个模块包括半导体材料和导电塑性材料中的至少一个。
13. 根据权利要求12所述的封装布局， 其中所述至少一个模块提供与所述金属结构和参考电位的导电连接。
14. 根据权利要求12所述的封装布局， 其中所述至少一个模块布置在所述芯片附近。
15. 根据权利要求12所述的封装布局， 其中所述至少一个模块至少部分地布置在所述封装布局的边缘区域中。
16. 根据权利要求15所述的封装布局， 其中所述至少一个模块至少部分地布置在所述封装布局的角落区域中。
17. 根据权利要求1所述的封装布局， 其中所述至少一个模块包括多个模块。
18. 根据权利要求17所述的封装布局， 其中所述多个模块中的模块布置在所述封装布局的相应角落区域中。
19. 根据权利要求1所述的封装布局， 其中所述半导体结构包括硅。
20. 根据权利要求19所述的封装布局， 其中所述硅包括选自包括以下的组的硅： 单晶娃； 多晶娃；以及 非晶硅。
21. 根据权利要求1所述的封装布局， 其中所述至少一个芯片包括多个芯片； 其中所述包封材料至少部分地包封所述多个芯片； 其中所述半导体结构和导电塑性材料结构中的至少一个包括在所述芯片外部的至少 一个模块，其中所述至少一个模块包括半导体材料和导电塑性材料中的至少一个； 其中所述模块由所述多个芯片共享以形成针对相应芯片的多个电流路径。
22. -种形成封装布局的方法，所述方法包括： 提供至少一个芯片； 利用包封材料至少部分地包封所述芯片； 在所述芯片的第一侧之上形成重分布结构； 在所述芯片的第二侧之上形成金属结构，其中所述第二侧与所述第一侧相对；以及 形成半导体结构和导电塑性结构中的至少一个，所述半导体结构和导电塑性结构中的 至少一个电耦合到所述重分布层和所述金属结构以在所述重分布结构和所述金属结构之 间形成电流路径。
23. 根据权利要求22所述的方法， 其中所述重分布结构包括多层结构。
24. 根据权利要求23所述的方法， 其中所述多层结构包括叠层。
25. 根据权利要求24所述的方法， 其中所述多层结构包括薄膜多层结构。
26. 根据权利要求22所述的方法， 其中所述重分布结构耦合到参考电位。
27. 根据权利要求22所述的方法， 其中所述金属结构配置为射频屏蔽结构。
28. -种封装布局，包括： 至少一个芯片、在封装角落处的至少一个体半导体件； 至少部分地包封所述芯片和体半导体件的包封材料； 在所述芯片的第一侧和导电的所述体半导体件之上的重分布结构；以及 在所述芯片的第二侧之上、连接到体半导体件的金属结构， 其中所述第二侧与所述第一侧相对。
【文档编号】H01L23/552GK104143545SQ201410190817
【公开日】2014年11月12日 申请日期:2014年5月7日 优先权日:2013年5月8日
【发明者】G·贝尔, D·迈尔, U·瓦赫特, D·克雷尔 申请人:英飞凌科技股份有限公司