用于ic封装的硅空间转变器的制造方法

用于ic封装的硅空间转变器的制造方法
【专利摘要】本发明涉及一种用于IC封装的硅空间转变器。描述了一种包括至少第一集成电路(IC)和晶片制造的空间转变器(ST)的装置。所述IC包括底表面上的具有第一焊盘间距的接合焊盘。所述ST包括具有所述第一焊盘间距的接合焊盘的顶表面，并且所述第一IC的接合焊盘中的至少一部分与所述顶表面的接合焊盘接合。所述ST包括具有第二焊盘间距的接合焊盘的底表面、所述顶表面与所述底表面之间的至少一个电介质绝缘层、以及所述电介质层中的导电性互连，其被配置为提供所述顶表面的接合焊盘与所述底表面的接合焊盘之间的电连续性。
【专利说明】用于IC封装的硅空间转变器

【技术领域】
[0001]实施例涉及集成电路的封装。一些实施例涉及集成电路插座。

【背景技术】
[0002]电子系统通常包括连接到诸如衬底或主板的组件的集成电路(IC)。可以对IC进行封装并将其插入到安装在组件上的IC封装中。随着电子系统设计变得越发复杂，满足系统所期望的尺寸限制成为挑战。影响设计的整体尺寸的一个方面是IC封装的触点的互连所要求的间隔。随着间隔减小，所封装的IC可能变得不太鲁棒，并且满足间隔要求的成本可能增加。因此，通常需要解决IC的触点间隔的挑战并且还提供鲁棒的、成本高效的设计的器件、系统和方法。

【专利附图】

【附图说明】
[0003]图1示出根据一些实施例的器件的示例的示图，所述器件包括用于至少一个IC的组件或封装；
[0004]图2示出根据一些实施例的包括设置于空间转变器(space transformer)上的第一IC和第二 IC的器件的不例的不图；
[0005]图3示出根据一些实施例的包括设置于空间转变器上的IC的器件的另一个示例的示图；
[0006]图4示出根据一些实施例的包括位于空间转变器上的IC的器件的又一个示例的示图；
[0007]图5示出根据一些实施例的包括位于空间转变器上的IC的器件的又一个示例的示图；以及
[0008]图6示出根据一些实施例的形成包括至少一个IC的组件的方法的示例的流程图；
[0009]图7示出根据一些实施例的多芯片空间转变器的多角度的示图；
[0010]图8示出根据一些实施例的多芯片空间转变器的组件的附加阶段。

【具体实施方式】
[0011]以下说明和附图对特定实施例进行了充分的说明，以使本领域的技术人员能够实现这些实施例。其它实施例可以包含结构上的、逻辑上的、电学的、工艺以及其它变化。一些实施例的部分和特征可以包括在其它实施例的部分和特征内，或可以替换其它实施例的部分和特征。在权利要求书中阐述的实施例包括那些权利要求的所有可用的等价物。
[0012]对于在较小器件中增加计算能力的需求使片上系统封装的使用增加。对于提高具有较小尺寸的计算机的性能的要求会导致更大量的信号被提供至IC封装并由IC封装接收。大量的信号会需要较细的间距，用于SoC与其它诸如存储器、显示器、通信总线等等的电子部件之间的输入-输出(I/o)互连。然而，用于I/O的较细的间距可能致使封装昂贵，以适应与互连线的宽度、互连之间的间隔和用于在互连之间防止电迁移的间隔相关联的较精细的几何尺寸。这导致封装要求与低成本的需求冲突。一种方法是向IC封装添加使I/O分开较大的间距的部件。利用这种部件的一些问题是:要求该部件具有相当大的厚度(例如，100微米(μ m))，从而能够在装配期间对其进行处理；该部件增加了 SoC的成本并且会向I/O增加较高的电容和电阻。
[0013]图1示出了包括用于至少一个IC的组件或封装的器件105的示例的示图。器件105至少包括第一 IC110，其在ICllO的底表面上具有接合焊盘。接合焊盘可以向IC中制造的电子器件提供电连续性。接合焊盘具有第一焊盘间距。第一焊盘间距是适应ICl1的I/o的密度的精细间距。器件105还包括晶片制造的空间转变器(ST)。ST115包括具有接合焊盘的顶表面，并且顶表面上的接合焊盘具有第一焊盘间距。ICl1的接合焊盘中的至少一部分与ST115的顶表面的接合焊盘接合。附图还示出了聚合物层125(例如，模制化合物)，ICllO设置在聚合物层125内并且覆盖顶表面上的接合部。在一些示例中，器件105包括ST115的顶表面上的底部填充层，并且聚合物层设置在底部填充层之上。
[0014]ST115还包括具有接合焊盘的底表面，并且底表面的接合焊盘具有第二焊盘间距。附图示出了附着在接合焊盘上的焊料凸块120。第二焊盘间距相较于第一焊盘间距更大或更不精细，并且具有较小的焊盘密度。较小的焊盘密度意味着相较于第一焊盘间距，第二焊盘间距可以具有更小的每平方米的焊料凸块数量(凸块/mm2)。ST115还包括顶表面与底表面之间的至少一个电介质绝缘层。电介质层可以包括导电性互连，以提供ST115的顶表面的接合焊盘与ST115的底表面的接合焊盘之间的电连续性。因此，ST115提供第一焊盘间距的密度与第二焊盘间距的密度之间的转换。
[0015]在一些示例中，ST115包括顶表面与底表面之间的多个电介质绝缘层。导电性互连可以包括顶表面与底表面之间的至少一个金属层。可以对金属层进行构图(例如，利用导电迹线和过孔中的一者或两者)，以提供STl 15的顶表面的接合焊盘与STl 15的底表面的接合焊盘之间的电连续性。可以利用晶片制造工艺来形成电介质层和至少一个金属层。由于ST115是利用晶片制造工艺来形成的，因此ST115的顶表面可以适应I微米(Ιμπι)或更小的线宽和间距。此外，由于ST115是利用晶片制造工艺来制造的，因此ST基本上是平的并且与ICllO膨胀匹配(expens1n matched)。这使得ICllO与STl 15之间的组件连接能够具有精细的第一焊盘间距(例如，1um或更小)。
[0016]可以在体硅(例如，以硅晶片开始)的衬底上形成ST115，并且利用背面研磨、裂解(cleaving)、快速切削、化学机械抛光(CMP)、干法刻蚀或湿法刻蚀中的至少一种来将其从衬底去除。这可以产生具有电介质绝缘层的ST115，其中电介质绝缘层包括二氧化硅(S12)并且不包括体硅。所得到的ST115也可以是薄的(例如，大约10-20 μ m)。因此，ST115的厚度对器件105的整体尺寸不会有显著影响。
[0017]图2示出了包括设置于ST215上的第一 IC210和设置于ST215上的第二 IC230的器件205的示例的示图。第一 IC210和第二 IC230中的一个或两个可以是封装的1C。第二 IC230包括接合焊盘，并且所述接合焊盘中的至少一部分与ST215的顶表面上的接合焊盘接合。ST215包括导电性互连，以提供第一 IC的接合焊盘的至少相同部分或不同部分与第二 IC的接合焊盘的至少相同或不同部分之间的电连续性。
[0018]由于ST215是利用晶片制造工艺形成的，因此ST215的顶表面上的互连的密度可以与常规的片上互连的上层上所使用的互连密度接近。这允许ST215用于使用混合工艺IC的复杂管芯的组件中。例如，第一 IC210可以包括利用10纳米(nm)工艺形成的处理器核，并且第二 IC可以包括利用17nm工艺形成的存储器1C。复杂管芯可以扩展到两个IC的示例之外。ST215可以包括若干类型的IC作为SoC。IC可以包括利用逻辑硅工艺、光子学工艺、微机电(MEMs)工艺、存储器工艺等等形成的IC的任意组合。
[0019]其它布置可能是有用的。例如，可以将第二 IC230设置于第一 IC210的顶上，其中第一 IC210与ST215接合。第一 IC210的顶表面可以包括接合焊盘，并且第二 IC230的底表面可以包括接合焊盘。可以将第二 IC230的底表面的接合焊盘中的至少一部分与第一IC210的顶表面的接合焊盘接合。聚合物层225可以包含第一和第二 IC两者，并且可以利用不同IC制造工艺来形成1C。
[0020]图3示出了包括ST315上的IC310的器件305的另一个示例的示图。IC310包括至少一个穿硅过孔(TSV) 335。在一些示例中，器件305包括设置于ST315(例如，与第一IC310相邻)上的第二 IC(未示出)。ST315可以包括导电性互连，以提供从TSV335到第二IC的接合焊盘的电连续性。在一些示例中，可以将第二 IC设置于图3中的IC310的顶上。TSV335可以提供从ST315的底表面上的接合焊盘到第二 IC的底表面上的接合焊盘的电连续性。在一些示例中，器件305包括第一 IC310、第一 IC310顶上的第二 1C、以及设置于ST315上(例如，与第一 IC310相邻)并且具有接合焊盘的第三IC(未示出)。第一 IC310可以包括至少一个TSV335，其可以提供从第二 IC的底表面上的接合焊盘到ST315的顶表面、以及从第二 IC的底表面上的接合焊盘到第三IC的接合焊盘的电连续性。
[0021]图4示出了包括ST415上的IC410的器件405的另一个示例的示图。在示出的示例中，器件405包括至少一个ST415上的无源电器件。在附图中示出了两个无源电器件440A和440B。无源电器件可以仅包括无源电路部件(例如，电阻器、电容器等等)而不是有源部件(例如，晶体管)。无源器件还包括至少一个TSV435，以及具有第一焊盘间距的接合焊盘。无源电器件的底表面的接合焊盘中的至少一部分与ST415的顶表面的接合焊盘接合。器件405还可以包括设置于无源电器件的顶上的第二 IC(未示出)。第二 IC的底表面包括接合焊盘，并且第二 IC与无源电器件的TSV接合。TSV435提供从ST的顶表面上的接合焊盘到第二 IC的底表面上的接合焊盘的电连续性。
[0022]图5示出了包括设置于ST515上的IC510的器件505的另一个示例的示图。器件505包括ST515的顶表面上的模制聚合物层525,并且IC510设置于聚合物层内。器件505可以包括第二 IC (未示出)，其具有接合焊盘并且设置于所示的IC510之上。器件包括至少一个设置于模制聚合物层525中的穿过模制层的(through-moId)互连(TMI)。可以通过在模制聚合物层525中形成一个或多个过孔并利用焊料填充所述一个或多个过孔来制造TM10示出了两个TMI结构545A和545B。TMI提供穿过模制聚合物层525的电连续性。在附图中示出的示例中，TMI提供从ST的底表面上的接合焊盘到第二 IC的底表面上的接合焊盘的电连续性。
[0023]图6示出了形成包括至少一个IC的组件的方法600的示例的流程图。在方框605，在体硅(例如，硅晶片)的衬底上利用晶片制造工艺形成ST。ST包括ST的顶表面与ST的底表面之间的至少一个电介质层。电介质层包括导电性互连，并且ST的顶表面包括具有第一焊盘间距的接合焊盘。
[0024]在方框610，至少将第一集成电路(IC)接合到ST的顶表面上。IC包括IC的底表面上的接合焊盘，并且所述接合焊盘具有第一焊盘间距。图7示出了多芯片ST的顶视图和侧视图。附图示出了晶片的一部分，其包括两个四IC模块，例如以两个四芯片SoC为例。可以随后将SoC分成单独的多芯片ST。可以利用不同的工艺来形成所述四个1C。例如，四个IC可以包括处理器核、图形处理器核、I/O芯片和存储器芯片。ST晶片可以包含许多这种多芯片模块。在示出的示例中，在衬底750的顶部附近形成ST715。ST715包括具有与IC或芯片的精细间距匹配的焊盘间距的接合焊盘。该示例示出了在这一阶段的具有接合焊盘755的ST，接合焊盘755具有第二焊盘间距，但是或者可以在后续步骤中形成这些焊盘。
[0025]图8示出了图7的组件的附加阶段。顶部的组件865示出了在ST晶片的顶表面上形成聚合物层825。聚合物层825可以是模制聚合物层，其包括设置于聚合物层内的1C。
[0026]回来参考图6，在方框615，从体硅衬底去除ST。这在图8的第二组件875中示出。如本文中前面所解释的，可以利用背面研磨、裂解、快速切削、化学机械抛光(CMP)、干法刻蚀或湿法刻蚀中的至少一种将ST815从体硅衬底去除。
[0027]组件875中的ST815的底表面包括具有第二焊盘间距(例如，较大的间距)的接合焊盘，其中第二焊盘间距与第一焊盘间距不同。在一些示例中，在将ST815从体硅去除之后，可以将接合焊盘沉积到ST815的底表面上，而不是在早期阶段中形成为层。如果需要的话，可以在晶片级添加焊料凸块，如组件880所示。
[0028]ST815的至少一个电介质层的导电性互连可以提供ST的顶表面的接合焊盘与ST的底表面的接合焊盘之间的电连续性。在一些示例中，至少一个电介质层的导电性互连可以提供单独的IC的接合焊盘之间(例如，图8中的芯片I与芯片2的接合焊盘之间)的电连续性。
[0029]所得到的ST815可以非常薄(例如，10-20 μ m)，具有在晶片处理期间增加强度的模制聚合物层825。ST晶片可以包括锯开通道(saw street)，从而有助于将晶片分成单独的产品管芯890。单独的管芯890可以用于封装衬底上，或者可以直接安装到电子系统(例如，以系统主板为例)的印刷电路板(PCB)。PCB可以包括具有较大焊盘间距的接合焊盘。ST815的底表面的接合焊盘中的至少一部分可以与PCB的接合焊盘电连通。
[0030]与常规的多芯片封装方法相比，所描述的使用ST的器件、系统和方法可以使多芯片ST管芯内的IC之间的互连能够具有相当高的密度。ST的使用能够为利用混合工艺IC形成复杂管芯提供成本高效的方法。
[0031]提供摘要以遵守37C.F.R.Sect1nl.72 (b)，其要求摘要将允许读者确定本技术公开内容的本质和要点。基于摘要并不是要用于限制或解释权利要求的范围或含义的理解而提交了摘要。下文的权利要求因此被并入到【具体实施方式】中，其中每个权利要求独立作为单独的实施例。
[0032]附加示例
[0033]示例I可以包括主题(例如装置)，其至少包括第一 IC和晶片制造的空间转变器。IC包括IC的底表面上的接合焊盘，并且所述接合焊盘具有第一焊盘间距。空间转变器(ST)包括顶表面和底表面。顶表面包括具有第一焊盘间距的接合焊盘，并且第一 IC的接合焊盘中的至少一部分与顶表面的接合焊盘接合。底表面包括具有第二焊盘间距的接合焊盘。ST还可以包括顶表面与底表面之间的至少一个电介质绝缘层。并且电介质层中的导电性互连被配置为提供顶表面的接合焊盘与底表面的接合焊盘之间的电连续性。
[0034]在示例2中，示例I的主题可以任选地包括ST的顶表面与底表面之间的多个电介质绝缘层。导电性互连包括顶表面与底表面之间的至少一个金属层，并且对至少一个金属层进行构图，以提供ST的顶表面的接合焊盘与底表面的接合焊盘之间的电连续性。
[0035]在示例3中，示例2的主题任选地包括利用晶片制造工艺形成的多个电介质层和至少一个金属层。电介质绝缘层可以包括二氧化硅(S12)并且不包括体硅。
[0036]在示例4中，示例1-3中的一个或它们的任意组合的主题任选地包括设置于ST上的第二 1C。第二 IC包括接合焊盘，并且第二 IC的接合焊盘中的至少一部分与ST的顶表面的接合焊盘接合。ST包括导电性互连，以提供第一 IC的接合焊盘的至少相同或不同部分与第二 IC的接合焊盘的至少相同或不同部分之间的电连续性。
[0037]在示例5中，示例4的主题任选地包括至少一个穿娃过孔(TSV)。ST任选地包括导电性互连，以提供从TSV到第二 IC的接合焊盘的电连续性。
[0038]在示例6中，示例1-5中的一个或它们的任意组合的主题任选地包括ST的顶表面上的聚合物层，其中第一 IC设置于聚合物层内。
[0039]在示例7中，示例1-6中的一个或它们的任意组合的主题任选地包括ST的顶表面上的底部填充层和设置于底部填充层之上的聚合物层。第一 IC设置于聚合物层内。
[0040]在示例8中，示例1-7中的一个或它们的任意组合的主题任选地包括设置于第一IC的顶上的第二 1C。第一 IC的顶表面包括接合焊盘，并且第二 IC的底表面包括接合焊盘，其中第二 IC的底表面的接合焊盘中的至少一部分与第一 IC的顶表面的接合焊盘接合。
[0041]在示例9中，示例4-8中的一个或它们的任意组合的主题任选地包括第一 1C，形成第一 IC所使用的IC制造工艺与形成第二 IC所使用的IC制造工艺不同。
[0042]在示例10中，示例4-9中的一个或它们的任意组合的主题任选地包括第一 1C，其包括至少一个TSV，并且其中至少一个TSV提供从ST的底表面上的接合焊盘到第二 IC的底表面上的接合焊盘的电连续性。
[0043]在示例11中，示例8-10中的一个或它们的任意组合的主题任选地包括设置于ST上并且包括接合焊盘的第三1C，其中第一 IC包括至少一个TSV，并且其中至少一个TSV提供从第二 IC的底表面上的接合焊盘到ST的顶表面和从第二 IC的底表面上的接合焊盘到第三IC的接合焊盘的电连续性。
[0044]在示例12中，示例1-11中的一个或它们的任意组合的主题任选地包括无源电器件，其仅包括无源电路部件、至少一个TSV和具有第一焊盘间距的接合焊盘。无源电器件的底表面的接合焊盘中的至少一部分与ST的顶表面的接合焊盘接合。所述示例还任选地包括设置于无源电器件顶上的第二 1C，其中第二 IC的底表面包括接合焊盘。无源电器件的至少一个TSV任选地提供从ST的顶表面上的接合焊盘到第二 IC的底表面上的接合焊盘的电连续性。
[0045]在示例13中，示例1-12中的一个或它们的任意组合的主题任选地包括空间转变器的顶表面上的模制聚合物层，其中第一 IC设置于聚合物层内，第二 IC设置于第一 IC之上，其中第二 IC的底表面包括接合焊盘和设置于聚合物层中的至少一个穿过模制层的互连(TMI)，其中TMI提供从ST的底表面上的接合焊盘到第二 IC的底表面上的接合焊盘的电连续性。
[0046]在示例14中，示例1-13中的一个或它们的任意组合的主题任选地包括大于第一焊盘间距的第二焊盘间距。
[0047]示例15可以包括主题，或可以任选地与示例1-14中的一个或它们的组合相结合，以包括主题(例如用于执行动作的方法、装置，或可以使机器执行动作的机器可读介质)，其包括:利用晶片制造工艺在体硅衬底上形成ST，其中ST包括ST的顶表面与底表面之间的至少一个电介质层，其中至少一个电介质层包括导电性互连，并且ST的顶表面包括具有第一焊盘间距的接合焊盘；至少将第一集成电路(1C)接合到ST的顶表面上，其中1C包括1C的底表面上的接合焊盘，其中接合焊盘具有第一焊盘间距；以及从体硅衬底去除ST，其中ST的底表面包括具有不同于第一焊盘间距的第二焊盘间距的接合焊盘，并且其中导电性互连提供ST的顶表面的接合焊盘与ST的底表面的接合焊盘之间的电连续性。
[0048]在示例16中，示例15的主题可以任选地包括利用晶片制造工艺形成多个电介质绝缘层和至少一个金属层，其中对至少一个金属层进行构图以提供顶表面的接合焊盘与底表面的接合焊盘之间的电连续性。
[0049]在示例17中，示例15和16中的一个或它们的任意组合的主题任选地包括利用背面研磨、裂解、快速切削、化学机械抛光(CMP)、干法刻蚀或湿法刻蚀中的至少一种来从体硅去除ST。
[0050]在示例18中，示例15-17中的一个或它们的任意组合的主题任选地包括在从体硅去除ST之后向ST的底表面添加接合焊盘。
[0051]在示例19中，示例15-18中的一个或它们的任意组合的主题任选地包括在ST的顶表面上形成聚合物层，ST包括设置于聚合物层内的第一 1C。
[0052]在示例20中，示例15-19中的一个或它们的任意组合的主题任选地包括在ST的顶表面上形成聚合物层，ST包括设置于聚合物层内的第一 1C。
[0053]在示例21中，示例15-19中的一个或它们的任意组合的主题任选地包括:在ST的顶表面上形成聚合物层，其中至少一个TMI设置于聚合物层中；将第二 1C设置于第一 1C之上，其中第二 1C是封装的1C并且其中第二 1C的底表面包括接合焊盘；以及将至少一个TMI与第二 1C的底表面上的接合焊盘和ST的顶表面上的接合焊盘接合，以提供从ST的底表面上的接合焊盘到第二 1C的底表面上的接合焊盘的电连续性。
[0054]在示例22中，示例15-21中的一个或它们的任意组合的主题任选地包括:在ST上设置第二 1C ;以及将第二 1C的底表面的接合焊盘中的至少一部分与ST的顶表面的接合焊盘接合，其中利用与形成第一 1C所使用的1C制造工艺不同的1C制造工艺来形成第二 1C。
[0055]在示例23中，示例15-22中的一个或它们的任意组合的主题任选地包括:在第一1C的顶上设置第二 1C ;以及将第二 1C的底表面的接合焊盘中的至少一部分与第一 1C的顶表面的接合焊盘接合，其中利用与形成第一 1C所使用的1C制造工艺不同的1C制造工艺来形成第二 1C。
[0056]在示例24中，示例15-23中的一个或它们的任意组合的主题任选地包括:在ST的顶表面上设置无源电器件，其中无源电器件仅包括无源电路部件和至少一个TSV;以及将无源电器件的至少一个TSV与第二 1C的底表面的至少一个接合焊盘、以及与ST的顶表面的至少一个接合焊盘接合，以提供从第二 1C的底表面上的接合焊盘到ST的底表面上的接合焊盘的电连续性。
[0057]在示例25中，示例15-24中的一个或它们的任意组合的主题任选地包括在ST的顶表面上设置第二 1C ；以及将第一 1C的至少一个TSV与ST的顶表面上的接合焊盘接合，以提供第一 1C与第二 1C之间的电连续性。
[0058]示例26可以包括主题，或者可以任选地与示例1-14中的一个或它们的组合相结合，以包括主题(例如系统)，其至少包括在底表面上具有接合焊盘的第一 1C、晶片制造的ST、以及印刷电路板(PCB)，其中接合焊盘具有第一焊盘间距。ST可以包括:具有接合焊盘的顶表面，其中接合焊盘具有第一焊盘间距，并且其中第一 1C的接合焊盘中的至少一部分与顶表面的接合焊盘接合；具有接合焊盘的底表面，其中接合焊盘具有第二焊盘间距；顶表面与底表面之间的至少一个电介质层；以及电介质层中的导电性互连，其被配置为提供顶表面的接合焊盘与底表面的接合焊盘之间的电连续性。PCB包括接合焊盘，并且ST的底表面的接合焊盘中的至少一部分与PCB的接合焊盘电连通。
[0059]在示例27中，示例26的主题任选地包括具有第二焊盘间距的PCB的接合焊盘，并且ST的底表面的接合焊盘中的至少一部分与PCB的接合焊盘接合。
[0060]在示例28中，示例26和27中的一个或它们的任意组合的主题任选地包括设置于ST的顶表面上的第二 1C,以及具有第一表面和第二表面的封装衬底,其中第一表面包括具有第二焊盘间距的接合焊盘。ST可以是设置于封装衬底的第一表面上的ST，并且封装衬底的第二表面包括接合到PCB的接合焊盘。
[0061]在示例29中，示例26-28中的一个或它们的任意组合的主题任选地包括第一 1C，其包括处理器核和第二 1C，该第二 1C是存储器1C。
[0062]示例30可以包括主题，或可以任选地与示例1到29中的任意一个或多个的任意部分或任意部分的组合进行结合，以包括主题，所述主题可以包括用于执行示例1到29的功能中的任意一个或多个的装置，或包含指令的机器可读介质，当指令由机器执行时，将使机器执行示例1到29的功能中的任意一个或多个。
[0063]这些非限制性示例中的每一个可以独立存在，或可以采用各种置换或组合的形式而与一个或多个其它示例进行组合。
【权利要求】
1.一种集成电路(IC)封装，包括: 在底表面上具有接合焊盘的至少第一 1C，其中所述接合焊盘具有第一焊盘间距；以及 晶片制造的空间转变器(ST)，包括: 具有接合焊盘的顶表面，其中所述接合焊盘具有所述第一焊盘间距，并且其中所述第一IC的所述接合焊盘中的至少一部分与所述顶表面的接合焊盘接合； 具有接合焊盘的底表面，其中所述接合焊盘具有第二焊盘间距； 在所述顶表面与所述底表面之间的至少一个电介质绝缘层；以及 在所述电介质层中的导电性互连，其被配置为提供所述顶表面的接合焊盘与所述底表面的接合焊盘之间的电连续性。
2.根据权利要求1所述的IC封装，包括在所述ST的所述顶表面与所述底表面之间的多个电介质绝缘层，其中所述导电性互连包括在所述顶表面与所述底表面之间的至少一个金属层，其中所述至少一个金属层被构图，以提供所述ST的所述顶表面的接合焊盘与所述底表面的接合焊盘之间的电连续性。
3.根据权利要求2所述的IC封装，其中利用晶片制造工艺形成所述多个电介质绝缘层和所述至少一个金属层，其中所述电介质绝缘层包括二氧化硅(S12)并且不包括体硅。
4.根据权利要求1所述的IC封装，包括设置于所述ST上的第二1C，并且包括接合焊盘，其中所述第二 IC的接合焊盘中的至少一部分与所述ST的所述顶表面的接合焊盘接合，并且其中所述ST包括导电性互连，以提供所述第一 IC的接合焊盘的至少相同部分或不同部分与所述第二 IC的接合焊盘的至少相同部分或不同部分之间的电连续性。
5.根据权利要求4所述的IC封装，其中所述第一IC包括至少一个穿硅过孔(TSV)，并且其中所述ST包括导电性互连，以提供从所述TSV到所述第二 IC的接合焊盘的电连续性。
6.根据权利要求1所述的IC封装，包括在所述ST的所述顶表面上的聚合物层，其中所述第一 IC设置于所述聚合物层内。
7.根据权利要求1所述的IC封装，包括在所述ST的所述顶表面上的底部填充层、以及设置于所述底部填充层之上的聚合物层，其中所述第一 IC设置于所述聚合物层内。
8.根据权利要求1所述的IC封装，包括设置于所述第一IC的顶上的第二 1C，其中所述第一 IC的顶表面包括接合焊盘，并且所述第二 IC的底表面包括接合焊盘，其中所述第二 IC的所述底表面的接合焊盘中的至少一部分与所述第一 IC的所述顶表面的接合焊盘接合。
9.根据权利要求8所述的IC封装，其中利用与形成所述第二IC所使用的IC制造工艺不同的IC制造工艺来形成所述第一 1C。
10.根据权利要求8所述的IC封装，其中所述第一IC包括至少一个TSV，并且其中所述至少一个TSV提供从所述ST的所述底表面上的接合焊盘到所述第二 IC的所述底表面上的接合焊盘的电连续性。
11.根据权利要求8所述的IC封装，包括设置于所述ST上的第三1C，并且包括接合焊盘，其中所述第一 IC包括至少一个TSV，并且其中所述至少一个TSV提供从所述第二 IC的所述底表面上的接合焊盘到所述ST的所述顶表面的电连续性，并且提供从所述第二 IC的所述底表面上的接合焊盘到所述第三IC的接合焊盘的电连续性。
12.根据权利要求1所述的IC封装，包括: 无源电器件，其仅包括无源电路部件、至少一个TSV、以及具有第一焊盘间距的接合焊盘，其中所述无源电器件的底表面的接合焊盘中的至少一部分与所述ST的所述顶表面的接合焊盘接合；以及 设置于所述无源电器件的顶上的第二 1C，其中所述第二 IC的底表面包括接合焊盘，并且其中所述无源电器件的所述至少一个TSV提供从所述ST的所述顶表面上的接合焊盘到所述第二 IC的所述底表面上的接合焊盘的电连续性。
13.根据权利要求1所述的IC封装，包括: 在所述空间转变器的顶表面上的模制聚合物层，其中所述第一 IC设置于所述聚合物层内； 设置于所述第一 IC之上的第二 1C，其中所述第二 IC的底表面包括接合焊盘；以及 设置于所述聚合物层中的至少一个穿过模制层的互连(TMI)，其中所述TMI提供从所述ST的所述底表面上的接合焊盘到所述第二 IC的所述底表面上的接合焊盘的电连续性。
14.根据权利要求1-13中的任意一项所述的IC封装，其中所述第二焊盘间距大于所述第一焊盘间距。
15.—种封装IC的方法,所述方法包括: 利用晶片制造工艺在体硅衬底上形成ST，其中所述ST包括所述ST的顶表面与底表面之间的至少一个电介质层，其中所述至少一个电介质层包括导电性互连，并且所述ST的所述顶表面包括具有第一焊盘间距的接合焊盘； 将至少第一 IC接合到所述ST的所述顶表面上，其中所述IC包括在所述IC的底表面上的接合焊盘，其中所述接合焊盘具有所述第一焊盘间距；以及 将所述ST从所述体硅衬底去除，其中所述ST的所述底表面包括具有不同于所述第一焊盘间距的第二焊盘间距的接合焊盘，并且其中所述导电性互连提供所述ST的所述顶表面的接合焊盘与所述ST的所述底表面的接合焊盘之间的电连续性。
16.根据权利要求15所述的方法，其中形成所述ST包括利用晶片制造工艺形成多个电介质绝缘层和至少一个金属层，其中对所述至少一个金属层进行构图，以提供所述顶表面的接合焊盘与所述底表面的接合焊盘之间的电连续性。
17.根据权利要求15所述的方法，其中从所述体硅衬底去除所述ST将体硅从所述ST排除。
18.根据权利要求15所述的方法，其中从所述体硅去除所述ST包括背面研磨、裂解、快速切削、化学机械抛光(CMP)、干法刻蚀或湿法刻蚀中的至少一种。
19.根据权利要求15所述的方法，包括:在从所述体硅去除所述ST之后，向所述ST的所述底表面添加所述接合焊盘。
20.根据权利要求15-19中的任意一项所述的方法，包括:在所述ST上设置第二1C、以及将所述第二 IC的底表面的接合焊盘中的至少一部分与所述ST的所述顶表面的接合焊盘接合，其中利用与形成所述第一 IC所使用的IC制造工艺不同的IC制造工艺来形成所述第二1C。
21.根据权利要求15所述的方法，包括:在所述第一IC的顶上设置第二 1C、以及将所述第二 IC的底表面的接合焊盘中的至少一部分与所述第一 IC的顶表面的接合焊盘接合，其中利用与形成所述第一 IC所使用的IC制造工艺不同的IC制造工艺来形成所述第二 1C。
22.—种电子系统,包括: 在底表面上具有接合焊盘的至少第一 1C，其中所述接合焊盘具有第一焊盘间距； 晶片制造的空间转变器(ST)，包括: 具有接合焊盘的顶表面，其中所述接合焊盘具有所述第一焊盘间距，并且其中所述第一 IC的接合焊盘中的至少一部分与所述顶表面的接合焊盘接合； 具有接合焊盘的底表面，其中所述接合焊盘具有第二焊盘间距； 在所述顶表面与所述底表面之间的至少一个电介质层；以及 在所述电介质层中的导电性互连，其被配置为提供在所述顶表面的接合焊盘与所述底表面的接合焊盘之间的电连续性；以及 PCB，其中所述PCB包括接合焊盘，其中所述ST的所述底表面的接合焊盘中的至少一部分与所述PCB的接合焊盘电连通。
23.根据权利要求22所述的电子系统，其中所述PCB的接合焊盘具有所述第二焊盘间距，并且其中所述ST的所述底表面的接合焊盘中的至少一部分与所述PCB的接合焊盘接八口 ο
24.根据权利要求22和23中的任意一项所述的电子系统，包括: 设置于所述ST的顶表面上的第二 IC ； 具有第一表面和第二表面的封装衬底，其中所述第一表面包括具有所述第二焊盘间距的接合焊盘，并且 其中所述ST设置于所述封装衬底的所述第一表面上，并且所述封装衬底的所述第二表面包括与所述PCB接合的接合焊盘。
25.根据权利要求24所述的电子系统，其中所述第一IC包括处理器核，并且所述第二IC是存储器1C。
【文档编号】H01L23/538GK104253111SQ201410293670
【公开日】2014年12月31日 申请日期:2014年6月26日 优先权日:2013年6月27日
【发明者】D·马利克, R·L·赞克曼, S·沙兰 申请人:英特尔公司