通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法
【专利摘要】一种通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法，包括：首先制造测试硅片模块，其中测试硅片模块包括多晶硅栅极关键尺寸依次增大的多个测试子模块；在制造测试硅片模块之后，将测试硅片模块流片到执行完连接孔平坦化的步骤，随后应用电子束缺陷扫描仪对测试硅片模块的测试子模块进行刻蚀不足缺陷的检测；根据电子束缺陷扫描仪的刻蚀不足缺陷的检测结果判断多晶硅与连接孔对准度。本发明的方法可以精确反映产品接触孔和多晶硅栅极在平面的对准情况，并通过检测整个晶圆上不同位置的测试模块矩阵，反映晶圆上对准度的变化趋势，从而为制程窗口优化与在线监控提供方法论，为半导体在线制造与良率提升提供保障。
【专利说明】通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法。
【背景技术】
[0002]随着集成电路工艺的发展以及关键尺寸按比例缩小，一些新材料和新工艺都会被引入到集成电路的工艺中来以满足整体功能的要求，不同结构之间连接的精准度就显的很重要。当工艺制程进入到65纳米以下时，接触孔和多晶硅栅极的对准度即使有细微偏差都会造成器件整体性能的下降甚至失效。目前，工艺在这方面的控制主要是通过光学的方法来检测两个结构对准的偏差值，但是由于光学本身的受到分辨率大小的限制，当器件尺寸不断缩小时，这种方法就不能满足工艺精确控制的要求。
【发明内容】
[0003]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法。
[0004]为了实现上述技术目的，根据本发明，提供了一种通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法，其特征在于包括:首先制造针对多晶硅栅极与衬底的共享接触孔的测试硅片模块，其中测试硅片模块包括多晶硅栅极关键尺寸依次增大的多个测试子模块；在制造测试硅片模块之后，将测试硅片模块流片到执行完连接孔平坦化的步骤，随后应用电子束缺陷扫描仪对测试硅片模块的测试子模块进行刻蚀不足缺陷的检测；根据电子束缺陷扫描仪的刻蚀不足缺陷的检测结果判断多晶硅与连接孔对准度。
[0005]优选地，根据电子束缺陷扫描仪的刻蚀不足缺陷的检测结果判断多晶硅与连接孔对准度具体包括:计算测试硅片模块中出现刻蚀不足缺陷的所有测试子模块的最小多晶硅栅极关键尺寸；所述最小多晶硅栅极关键尺寸越大，则判断多晶硅与连接孔对准度越高；所述最小多晶硅栅极关键尺寸越小，则判断多晶硅与连接孔对准度越低。
[0006]优选地，判断多晶硅与连接孔之间的偏差为所述最小多晶硅栅极关键尺寸与标准多晶硅关键尺寸之间的差值的二分之一。
[0007]优选地，所述测试硅片模块至少包括具有多个第一测试子模块的第一测试子模块组和具有多个第二测试子模块的第二测试测试子模块组，第一测试子模块中连接孔为水平排布而多晶硅竖直排布，第二测试子模块中连接孔为竖直排布而多晶硅水平排布，而且第一测试子模块组中的各个第一测试子模块的多晶硅栅极关键尺寸依次增大，第二测试子模块组中的各个第二测试子模块的多晶硅栅极关键尺寸也依次增大。
[0008]优选地，应用电子束缺陷扫描仪进行扫描的条件为:着陆能量500?1200eV，电流10?ΙΟΟηΑ，像素尺寸10?50nm。
【专利附图】
【附图说明】
[0009]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0010]图1示意性地示出了根据本发明优选实施例的通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法的测试硅片模块的示意图。
[0011]图2示意性地示出了根据本发明优选实施例采样的6T SRAM结构布局。
[0012]图3示意性地示出了多晶硅栅极关键尺寸越大则连接孔形成刻蚀不足缺陷的可能性增大的示意图。
[0013]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0014]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0015]发明人有利地发现，当接触孔与多晶硅栅极在某一个方向的对准度存在较大偏差时，静态随机访问存储器SRAM结构中的共享接触孔之间的接触面积将变大，相反的，其与硅衬底的接触面积将变小，从而导致其关键尺寸偏小而容易产生刻蚀不足缺陷。也就是说，对于不同的偏差值下的共享接触孔的刻蚀不足缺陷状况，偏移量越大，刻蚀不足缺陷越严重。
[0016]如图3所示，多晶硅栅极关键尺寸⑶1、⑶2、⑶3……逐渐增大，可以看出多晶硅栅极关键尺寸越大，则共享接触孔与硅衬底的关键尺寸将越小，其产生刻蚀不足缺陷(刻蚀不足缺陷意味着，多晶硅栅极与衬底的共享接触孔不再有效地连接至衬底)的可能性越大，即其对多晶硅与连接孔偏差的灵敏度越高。
[0017]根据这一原理，本发明设计测试结构，对多晶硅和连接孔之间的对准度进行监控。
[0018]根据本发明优选实施例的通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法可采取下述步骤:
[0019]首先，制造针对多晶硅栅极与衬底的共享接触孔的测试硅片模块，其中测试硅片模块包括多晶硅栅极关键尺寸依次增大的多个测试子模块。而且优选地，为了能在两个方向上进行测试，所述测试硅片模块至少包括具有多个第一测试子模块的第一测试子模块组和具有多个第二测试子模块的第二测试测试子模块组，第一测试子模块中连接孔为水平排布而多晶娃竖直排布，第二测试子模块中连接孔为竖直排布而多晶娃水平排布，而且第一测试子模块组中的各个第一测试子模块的多晶硅栅极关键尺寸依次增大，第二测试子模块组中的各个第二测试子模块的多晶硅栅极关键尺寸也依次增大。
[0020]例如，在具体实施例中，可以按照如图1所示设计测试硅片模块，并且例如测试硅片模块按照6TSRAM结构布局(如图2所不),选取一定面积(比如2mmX2mm)作为一块测试硅片模块大小。比如要检测的产品为55nm器件。整个测试硅片模块被标识为21。测试子模块组31?3n以及测试子模块组41?4n中，连接孔100为水平排布，而多晶硅栅极200竖直排布。相应的，测试子模块组51?5n以及测试子模块组61?6n中，连接孔100为竖直排布，而多晶硅栅极200为水平排布，如图2所示。
[0021]同时，测试子模块31，41，51，61中，多晶硅栅极的关键尺寸与被监控产品的多晶硅栅极关键尺寸相匹配，测试子模块32，42，52，62中多晶硅栅极的关键尺寸较上一组增加10%，其后一组较第一组增加20%，依次类推。
[0022]在制造测试硅片模块之后，将测试硅片模块流片到执行完(钨)连接孔平坦化的步骤，随后应用电子束缺陷扫描仪(e-beam)对测试硅片模块的测试子模块进行刻蚀不足缺陷的检测(已知刻蚀不足缺陷可以被电子束缺陷扫描仪检测出来)；其中，例如可以应用正电势模式进行检测。
[0023]优选地，应用电子束缺陷扫描仪进行扫描的条件为:着陆能量500?1200eV，电流10?ΙΟΟηΑ，像素尺寸10?50nm。
[0024]最后，根据电子束缺陷扫描仪的刻蚀不足缺陷的检测结果判断多晶硅与连接孔对准度。即，根据电子束缺陷扫描仪的刻蚀不足缺陷的检测结果，评估多晶硅与连接孔之间的偏差情况。
[0025]根据电子束缺陷扫描仪的刻蚀不足缺陷的检测结果判断多晶硅与连接孔对准度具体可以包括:计算测试硅片模块中出现刻蚀不足缺陷的所有测试子模块的最小多晶硅栅极关键尺寸(测试子模块33?3n与43?4n均出现严重的刻蚀不足，则最小多晶硅栅极关键尺寸为测试子模块33和43的多晶硅栅极关键尺寸)，则所述最小多晶硅栅极关键尺寸越大，则判断多晶硅与连接孔对准度越高；所述最小多晶硅栅极关键尺寸越小，则判断多晶硅与连接孔对准度越低。
[0026]具体地，可以判断多晶硅与连接孔之间的偏差为所述最小多晶硅栅极关键尺寸与标准多晶硅关键尺寸之间的差值的二分之一。
[0027]具体地说，确认连接孔与多晶硅之间偏差值为零时产生共享连接孔刻蚀不足缺陷的多晶硅尺寸，假如偏差为水平方向，并且产生刻蚀不足缺陷的临界尺寸为被监控产品的多晶硅栅极关键尺寸的150% (设置的关键尺寸超过临界尺寸，则会出现刻蚀不足缺陷)，即测试硅片模块35?3n，45?4n将都会产生严重的刻蚀不足缺陷。
[0028]本发明的通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法可以精确反映产品接触孔和多晶硅栅极在平面的对准情况，并通过检测整个晶圆上不同位置的测试模块矩阵，反映晶圆上对准度的变化趋势，从而为制程窗口优化与在线监控提供方法论，为半导体在线制造与良率提升提供保障。而且，测试硅片模块中存在两种不同的连接孔与多晶硅排布组合以监控不同方向的对准度。
[0029]例如，可以在55纳米产品上应用本发明的原理建立测试结构，通过检测连接孔刻蚀不足缺陷状况监控实际的连接孔和多晶硅之间的对准度偏移量。
[0030]此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0031]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法，其特征在于包括: 首先制造针对多晶硅栅极与衬底的共享接触孔的测试硅片模块，其中测试硅片模块包括多晶硅栅极关键尺寸依次增大的多个测试子模块； 在制造测试硅片模块之后，将测试硅片模块流片到执行完连接孔平坦化的步骤，随后应用电子束缺陷扫描仪对测试硅片模块的测试子模块进行刻蚀不足缺陷的检测； 根据电子束缺陷扫描仪的刻蚀不足缺陷的检测结果判断多晶硅与连接孔对准度。
2.根据权利要求1所述的通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法，其特征在于，根据电子束缺陷扫描仪的刻蚀不足缺陷的检测结果判断多晶硅与连接孔对准度具体包括:计算测试硅片模块中出现刻蚀不足缺陷的所有测试子模块的最小多晶硅栅极关键尺寸；所述最小多晶硅栅极关键尺寸越大，则判断多晶硅与连接孔对准度越高；所述最小多晶硅栅极关键尺寸越小，则判断多晶硅与连接孔对准度越低。
3.根据权利要求1或2所述的通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法，其特征在于，判断多晶硅与连接孔之间的偏差为所述最小多晶硅栅极关键尺寸与标准多晶硅关键尺寸之间的差值的二分之一。
4.根据权利要求1或2所述的通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法，其特征在于，所述测试硅片模块至少包括具有多个第一测试子模块的第一测试子模块组和具有多个第二测试子模块的第二测试测试子模块组，第一测试子模块中连接孔为水平排布而多晶娃竖直排布，第二测试子模块中连接孔为竖直排布而多晶娃水平排布，而且第一测试子模块组中的各个第一测试子模块的多晶硅栅极关键尺寸依次增大，第二测试子模块组中的各个第二测试子模块的多晶硅栅极关键尺寸也依次增大。
5.根据权利要求1或2所述的通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法，其特征在于，应用电子束缺陷扫描仪进行扫描的条件为:着陆能量500?1200eV，电流10?ΙΟΟηΑ，像素尺寸10?50nm。
【文档编号】H01L21/68GK104134619SQ201410390797
【公开日】2014年11月5日 申请日期:2014年8月8日 优先权日:2014年8月8日
【发明者】范荣伟, 陈宏璘, 龙吟, 顾晓芳, 倪棋梁 申请人:上海华力微电子有限公司