一种浅沟槽隔离结构的制造方法
【专利摘要】本发明提供一种浅沟槽隔离结构的制造方法，利用三层硬掩膜层的刻蚀率，保证了与基底硅接触的硬掩膜层的回拉距离，同时能通过上层硬掩膜扩大工艺窗口，形成了一个双层阶梯状结构，满足沟槽圆角效果和绝缘介质填充的工艺要求。
【专利说明】一种浅沟槽隔离结构的制造方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，尤其涉及一种浅沟槽隔离结构的制造方法。
【背景技术】
[0002]完整的电路是由分离的器件通过特定的电学通路连接起来的，在集成电路制造工艺中必须把器件隔离开，隔离不好会造成漏电、闩锁效应等。因此，隔离技术是集成电路制造中的一项关键技术。现有的隔离工艺通常包括局部硅氧化工艺(LOCOS)和浅沟槽隔离工艺(Shallow trench isolat1n, STI) 1COS工艺操作简单,其在微米及亚微米工艺中得到了广泛应用，但L0C0S工艺具有一系列缺点,例如,边氧化会形成鸟嘴(bird’ s break),使场二氧化硅侵入有源区，导致有源区有效面积减少；场注入在高温氧化过程中发生再分布，引起有源器件的窄宽度效应(narrow width effect);线宽越小,场氧越薄；表面形状不平坦。为了减小L0C0S工艺带来的这些负面效果，出现了一些改进的L0C0S工艺。然而，随着器件向深亚微米级发展，改进的L0C0S工艺仍然存在鸟嘴问题以及场氧减薄效应，因此出现了 STI工艺。STI工艺克服了 L0C0S工艺的局限性，其具有优异的隔离性能、超强的闩锁保护能力、平坦的表面形状、对沟槽没有侵蚀且与化学机械抛光(CMP)技术兼容。因此，在
0.25 μ m及以下的工艺，都使用STI隔离工艺。STI工艺的流程主要包括沟槽的刻蚀、填充和CMP平坦化。使用STI工艺的半导体器件中会遇到反窄宽度效应(inverse narrow widtheffect, INWE)，主要表现为器件的阈值电压随器件沟道宽度的减小而减小。造成I NWE的原因是尖锐的沟槽顶角使栅电场变得集中，导致沟槽边缘产生了一个跟有源器件平行的低阈值通路。随着器件尺寸的减小，INWE已经成为制约器件性能的重要因素。
[0003]现有技术中制作STI结构过程中，通常采用氮化硅作为STI沟槽刻蚀的硬质掩膜层，为了扩大STI沟槽中氧化硅填充的工艺窗口，并在随后的高温氧化过程中达到圆角(Corner rounding)的效果,一般会用湿法刻蚀对氮化娃进行回拉工艺(pull back),使得开口扩大。然而这种方法对硬质掩膜的回拉速率的控制精度要求非常严格，在实际操作中经常造成与基底硅接触的硬质掩膜的回拉距离的增加，导致STI沟槽中氧化硅填充时在硬质掩膜与基底硅接触的位置产生类似L0C0S工艺中鸟嘴(bird’s break)结构，使场氧化硅侵入有源区，导致窄宽度效应。
[0004]因此，需要一种新的浅沟槽隔离结构的制作工艺，以避免上述缺陷。
【发明内容】
[0005]本发明的目的在于提供一种浅沟槽隔离结构的制造方法，无需考虑硬质掩膜的回拉速率，即可保证与基底硅接触的硬质掩膜的回拉距离，同时能扩大工艺窗口，满足沟槽圆角效果和绝缘介质填充的工艺要求。
[0006]为解决上述问题，本发明提供一种浅沟槽隔离结构的制造方法，包括以下步骤:
[0007]在一半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层；
[0008]以第一硬掩膜层为刻蚀停止层，刻蚀所述第二硬质掩膜层形成浅沟槽图案；
[0009]在所述第一硬掩膜层和第二硬掩膜层上形成第三硬掩膜层；
[0010]以第三硬掩膜层和第二硬掩膜层为掩膜层，刻蚀第一硬掩膜层和半导体衬底，形成浅沟槽；
[0011]对所述浅沟槽处的第一硬掩膜层和第二硬掩膜层进行硬掩膜回拉刻蚀，以增大浅沟槽的开口宽度；
[0012]在所述浅沟槽中填充绝缘介质，形成浅沟槽隔离结构。
[0013]进一步的，所述第一硬掩膜层和第二硬掩膜层的材质不同。
[0014]进一步的，所述第一硬掩膜层和第三硬掩膜层的材质不同或者相同。
[0015]进一步的，所述第二硬掩膜层的厚度大于?οοΑ。
[0016]进一步的，在以第三硬掩膜层和第二硬掩膜层为掩膜层，刻蚀第一硬掩膜层的步骤之前，还包括:
[0017]刻蚀第三硬掩膜层，在所述第二硬掩膜层的浅沟槽图案侧壁形成侧墙。
[0018]进一步的，在对所述浅沟槽处的第一硬掩膜层和第二硬掩膜层进行硬掩膜回拉刻蚀的步骤之前，还包括:
[0019]移除所述侧墙或者保留所述侧墙。
[0020]进一步的，所述侧墙的宽度大于10 K
[0021]进一步的，所述回拉刻蚀时第二硬掩膜层的回拉距离大于10 Λ。
[0022]进一步的，所述第一硬掩膜层和第三硬掩膜层的材质不同时且保留所述侧墙时，第三硬掩膜层的回拉速率不小于第一硬掩膜层和第二硬掩膜层；所述第一硬掩膜层和第三硬掩膜层的材质不同时且去掉侧墙时，回拉刻蚀完成后，第一硬掩膜层的宽度大于第二硬掩膜层的宽度；所述第一硬掩膜层和第三硬掩膜层的材质相同时，则第三硬掩膜层的回拉速率不小于第二硬掩膜层。
[0023]进一步的，在所述浅沟槽中填充绝缘介质，形成浅沟槽隔离结构的步骤包括:
[0024]在所述浅沟槽中形成内衬层并填充氧化硅；
[0025]对填充后的器件结构进行化学机械平坦化，去除第二硬掩膜层上方的氧化硅和内衬层，形成浅沟槽隔离结构。
[0026]与现有技术相比，本发明提供一种浅沟槽隔离结构的制造方法，利用三层硬掩膜层的刻蚀率，保证了与基底硅接触的硬掩膜层的回拉距离，同时能通过上层硬掩膜扩大工艺窗口，形成了一个双层阶梯状结构，满足沟槽圆角效果和绝缘介质填充的工艺要求。
【专利附图】
【附图说明】
[0027]图1为本发明实施例一的浅沟槽隔离结构的制造方法流程图；
[0028]图2A至2D为本发明实施例一的制造方法中的器件剖面结构示意图；
[0029]图3为本发明实施例二的浅沟槽隔离结构的制造方法流程图；
[0030]图4A至4D为本发明实施例二的制造方法中的器件剖面结构示意图。
【具体实施方式】
[0031]为使本发明的目的、特征更明显易懂，下面结合附图对本发明的【具体实施方式】作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。
[0032]实施例一
[0033]如图1所示，本实施例提供一种浅沟槽隔离结构的制造方法，包括以下步骤:
[0034]S10，在一半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层；
[0035]Sll,以第一硬掩膜层为刻蚀停止层，刻蚀所述第二硬质掩膜层形成浅沟槽图案；
[0036]S12，在所述第一硬掩膜层和第二硬掩膜层上形成与所述第一硬掩膜层不同材质的第三硬掩膜层；
[0037]S13，刻蚀所述第三硬掩膜层，在所述第二硬掩膜层的浅沟槽图案侧壁形成侧墙；
[0038]S14，以所述侧墙和第二硬掩膜层为掩膜层，刻蚀第一硬掩膜层和半导体衬底，形成浅沟槽；
[0039]S15，对所述浅沟槽处的第一硬掩膜层和第二硬掩膜层进行硬掩膜回拉刻蚀，以增大浅沟槽的开口宽度；
[0040]S16，在所述浅沟槽中填充绝缘介质，形成浅沟槽隔离结构。
[0041]请参考图2A，在步骤SlO中，提供一硅基底做半导体衬底200，在所述半导体衬底200采用化学气相沉积工艺依次沉积两种不同材质的第一硬掩膜层201和第二硬掩膜层202，例如根据刻蚀选择比来选择氮化硅、氮氧化硅、非晶碳、氮化硼、氮化钛等中的两种。其中，所述第二硬掩膜层的厚度大于100人。
[0042]请参考图2B，在步骤Sll中，在第二硬掩膜层上形成光阻层(未图示)，光刻该光阻层，形成浅沟槽图案；以第一硬掩膜层201为刻蚀停止层，刻蚀所述第二硬质掩膜层202形成浅沟槽图案202a，移除光阻层。
[0043]请继续参考图2B，在步骤S12中，在所述第一硬掩膜层201和第二硬掩膜层202上形成与所述第一硬掩膜层201不同材质的第三硬掩膜层203。在步骤S13，刻蚀所述第三硬掩膜层，在所述第二硬掩膜层202的浅沟槽图案202a侧壁形成侧墙203，所述侧墙203的宽度大于10人。
[0044]请参考图2C，在步骤S14中，以所述侧墙和第二硬掩膜层202为掩膜层，采用干法刻蚀工艺刻蚀第一硬掩膜层201和半导体衬底200，形成浅沟槽204。
[0045]请继续参考图2C，在步骤S15中，首先移除侧墙，然后采用湿法刻蚀工艺对所述浅沟槽204处的第一硬掩膜层201和第二硬掩膜层202进行硬掩膜回拉刻蚀，以增大浅沟槽204的开口宽度至满足制造工艺要求。本实施例中，所述回拉刻蚀时第二硬掩膜层的回拉距离大于10 A。在本发明的其他实施例中，侧墙的移除可以在第一硬掩膜层201和第二硬掩膜层202进行硬掩膜回拉刻过程中，一并除去，不再施加额外的刻蚀工艺。但在回拉刻蚀完成后，第一硬掩膜层201的宽度大于第二硬掩膜层202的宽度，即第二硬掩膜层202处的浅沟槽宽度大于第一硬掩膜层201的宽度，第一硬掩膜层201和第二硬掩膜层202通过侧墙形成了一个双层阶梯状结构，从而扩大后续浅沟槽中绝缘介质填充的工艺窗口。
[0046]在本发明的其他实施例中，还可以在步骤S15中保留侧墙，但必须保证侧墙(即第三硬掩膜层)的回拉速率不小于第一硬掩膜层201和第二硬掩膜层202，由此保证第一硬掩膜层201和第二硬掩膜层202、侧墙还能形成阶梯状结构，从而扩大后续浅沟槽中绝缘介质填充的工艺窗口。
[0047]请参考图2D，在步骤S16中，在所述浅沟槽中首先形成内衬层，所述内衬层可以是氮化硅或者氮氧化硅，然后采用化学沉积工艺向所述浅沟槽中沉积氧化硅至填满浅沟槽，化学机械平坦化，去除第二硬掩膜层202表面多余氧化硅，形成浅沟槽隔离结构204a。所述浅沟槽隔离结构具有阶梯状结构。随后对浅沟槽隔离结构204a进行高温氧化，达到圆角(Corner rounding)的效果。.
[0048]本实施例的浅沟槽隔离结构的制造方法，通过三种不同材质的硬掩膜层，利用三种刻蚀率，保证了与基底硅接触的第一硬掩膜层的回拉距离，同时能通过第二硬掩膜层和第三硬掩膜层扩大工艺窗口，形成了一个双层阶梯状结构，形成了一个双层阶梯状结构，满足沟槽圆角效果和绝缘介质填充的工艺要求。
[0049]实施例二
[0050]如图3所示，本实施例提供一种浅沟槽隔离结构的制造方法，包括以下步骤:
[0051]S30，在一半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层；
[0052]S31，以第一硬掩膜层为刻蚀停止层，刻蚀所述第二硬质掩膜层形成浅沟槽图案；
[0053]S32，在所述第一硬掩膜层和第二硬掩膜层上形成与所述第一硬掩膜层相同材质的第三硬掩膜层；
[0054]S33，刻蚀所述第三硬掩膜层，在所述第二硬掩膜层的浅沟槽图案侧壁形成侧墙；
[0055]S34，以所述侧墙和第二硬掩膜层为掩膜层，刻蚀第一硬掩膜层和半导体衬底，形成浅沟槽；
[0056]S35，对所述浅沟槽处的第一硬掩膜层和第二硬掩膜层进行硬掩膜回拉刻蚀，以增大浅沟槽的开口宽度；
[0057]S36，在所述浅沟槽中填充绝缘介质，形成浅沟槽隔离结构。
[0058]请参考图4A，在步骤S30中，提供一硅基底做半导体衬底400，在所述半导体衬底400采用化学气相沉积工艺依次沉积两种不同材质的第一硬掩膜层401和第二硬掩膜层402，例如根据刻蚀选择比来选择氮化硅、氮氧化硅、非晶碳、氮化硼、氮化钛等中的两种。其中，所述第二硬掩膜层402的厚度大于100 A。
[0059]请参考图4B，在步骤S31中，在第二硬掩膜层402上形成光阻层(未图示)，光刻该光阻层，形成浅沟槽图案；以第一硬掩膜层401为刻蚀停止层，刻蚀所述第二硬质掩膜层402形成浅沟槽图案402a，移除光阻层。
[0060]请继续参考图4B，在步骤S32中，在所述第一硬掩膜层401和第二硬掩膜层402上形成与所述第一硬掩膜层401相同材质的第三硬掩膜层403。在步骤S33，采用干法刻蚀工艺刻蚀所述第三硬掩膜层403，在所述第二硬掩膜层402的浅沟槽图案侧壁形成侧墙403，
所述侧墙403的宽度大于10 A。
[0061]请参考图4C，在步骤S44中，以所述侧墙403和第二硬掩膜层402为掩膜层，采用干法刻蚀工艺刻蚀第一硬掩膜层401和半导体衬底400，形成浅沟槽404。
[0062]请继续参考图4C，在步骤S45中，保留侧墙403，采用湿法刻蚀工艺对所述浅沟槽404处的第一硬掩膜层401和第二硬掩膜层402、侧墙403进行硬掩膜回拉刻蚀，以增大浅沟槽404的开口宽度至满足制造工艺要求。本实施例中，所述回拉刻蚀时，所述第一硬掩膜层401和第三硬掩膜层403的回拉速率不小于第二硬掩膜层402，且第二硬掩膜层的回拉距离大于10 A。由于侧墙403(即第三掩膜层)与第一硬掩膜层401的材质相同，因此侧墙
403连接第一硬掩膜层401构成一硬掩膜层，其宽度大于第二硬掩膜层402的宽度，即第二硬掩膜层402处的浅沟槽宽度大于第一硬掩膜层401的宽度，由此第一硬掩膜层401和第二硬掩膜层402、侧墙403形成阶梯状结构，从而扩大后续浅沟槽中绝缘介质填充的工艺窗口。在本发明的其他实施例中也可以去除侧墙，然后进行硬掩膜层的回垃刻蚀，该工艺与实施例一的步骤S15类似，再此不再赘述。
[0063]请参考图4D，在步骤S36中，在所述浅沟槽404中首先形成内衬层(未图示)，所述内衬层可以是氮化硅或者氮氧化硅，然后采用化学沉积工艺向所述浅沟槽中沉积氧化硅至填满浅沟槽，化学机械平坦化，去除第二硬掩膜层402表面多余氧化硅，形成浅沟槽隔离结构404a。所述浅沟槽隔离结构具有阶梯状结构。随后对浅沟槽隔离结构404a进行高温氧化，达到圆角(Corner rounding)的效果。.
[0064]本实施例的浅沟槽隔离结构的制造方法，与实施例一的区别在于，第三硬掩膜层的材质与第一硬掩膜层的材质相同，通过两种不同材质的硬掩膜层，利用不同的刻蚀率，保证了与基底硅接触的第一硬掩膜层的回拉距离，同时能通过第二硬掩膜层和第三硬掩膜层扩大工艺窗口，形成了一个双层阶梯状结构，满足沟槽圆角效果和绝缘介质填充的工艺要求。
[0065]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种浅沟槽隔离结构的制造方法，其特征在于，包括以下步骤: 在一半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层； 以第一硬掩膜层为刻蚀停止层，刻蚀所述第二硬质掩膜层形成浅沟槽图案； 在所述第一硬掩膜层和第二硬掩膜层上形成第三硬掩膜层； 以第三硬掩膜层和第二硬掩膜层为掩膜层，刻蚀第一硬掩膜层和半导体衬底，形成浅沟槽； 对所述浅沟槽处的第一硬掩膜层和第二硬掩膜层进行硬掩膜回拉刻蚀，以增大浅沟槽的开口宽度； 在所述浅沟槽中填充绝缘介质，形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一硬掩膜层和第二硬掩膜层的材质不同。
3.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第二硬掩膜层的厚度大于ιοοΑ。
4.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一硬掩膜层和第三硬掩膜层的材质不同或者相同。
5.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在以第三硬掩膜层和第二硬掩膜层为掩膜层，刻蚀第一硬掩膜层的步骤之前，还包括: 刻蚀第三硬掩膜层，在所述第二硬掩膜层的浅沟槽图案侧壁形成侧墙。
6.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，在对所述浅沟槽处的第一硬掩膜层和第二硬掩膜层进行硬掩膜回拉刻蚀的步骤之前，还包括: 移除所述侧墙或者保留所述侧墙。
7.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，所述侧墙的宽度大于 ?ο A0
8.如权利要求6所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一硬掩膜层和第三硬掩膜层的材质不同时且保留所述侧墙时，第三硬掩膜层的回拉速率不小于第一硬掩膜层和第二硬掩膜层；所述第一硬掩膜层和第三硬掩膜层的材质不同时且去掉侧墙时，回拉刻蚀完成后，第一硬掩膜层的宽度大于第二硬掩膜层的宽度；所述第一硬掩膜层和第三硬掩膜层的材质相同时，则第三硬掩膜层的回拉速率不小于第二硬掩膜层。
9.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述回拉刻蚀时第二硬掩膜层的回拉距离大于10 k。
10.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在所述浅沟槽中填充绝缘介质，形成浅沟槽隔离结构的步骤包括: 在所述浅沟槽中形成内衬层并填充氧化硅； 对填充后的器件结构进行化学机械平坦化，去除第二硬掩膜层上方的氧化硅和内衬层，形成浅沟槽隔离结构。
【文档编号】H01L21/762GK104134628SQ201410390796
【公开日】2014年11月5日 申请日期:2014年8月8日 优先权日:2014年8月8日
【发明者】鲍宇, 周晓强 申请人:上海华力微电子有限公司