电容值可变的mis电容的结构及制作方法
【专利摘要】本发明公开了一种电容值可变的MIS电容的制作方法，步骤包括：1)在N型重掺杂衬底上成长N型轻掺杂外延；2)成长牺牲氧化层；3)定义N型离子注入区，垂直注入N型离子；4)斜角度注入N型离子；5)去除光刻胶，热退火；6)去除牺牲氧化层，再淀积一层氧化层；7)淀积金属层。本发明还公开了该MIS电容的结构。本发明通过垂直和带角度的两次N型离子注入及注入后的扩散，在MIS电容的N型轻掺杂外延层中形成了注入离子横向的波浪形浓度梯度，这种结构使MIS电容值能随着外加电压的增大而增大，与RFLDMOS的输出电容形成互补，用此MIS电容和RFLDMOS的输出电容并联进行内匹配，就可以减小输出电容随电压的非线性。
【专利说明】电容值可变的1^113电容的结构及制作方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种应用于1^0)103工艺的电容值可变的113电容的结构及其制作方法。
【背景技术】
[0002]在附观03工艺中，0)88、曲线如图1所示，从图中可以看出，输出电容会随着漏极电压I的增大而减小，如果此时在输出端并联一个电压系数接近零的电容进行内匹配会这导致在即10103的工作电压范围内不能都匹配到最佳值，引起功率放大器输出功率、增益和效率等的降低。
[0003]通常用作内匹配的113电容采用氧化硅或者氮化硅做介质层，衬底为均匀掺杂的硅衬底，电容值不会随着电压的变化而变化，这样就无法对功放的工作电压范围实现最佳匹配。
【发明内容】
[0004]本发明要解决的技术问题之一是提供一种电容值可变的113电容的制作方法，用该方法制作的113电容可以与即10103的输出电容形成互补，减小匹配后输出电容的电压非线性。
[0005]为解决上述技术问题，本发明的电容值可变的113电容的制作方法，步骤包括:
[0006]1)在~型重掺杂衬底上成长~型轻掺杂外延；
[0007]2)在~型轻掺杂外延上成长牺牲氧化层；
[0008]3)用光刻胶定义出~型离子注入区，并进行垂直的~型离子注入；
[0009]4)进行~型离子的斜角度注入；
[0010]5)去除光刻胶，并进行热退火；
[0011]6)去除牺牲氧化层，然后再淀积一层氧化层；
[0012]7)淀积金属层，通过光刻和刻蚀形成电容值可变的113电容。
[0013]本发明要解决的技术问题之二是提供用上述方法制作的113电容的结构。
[0014]为解决上述技术问题，本发明的电容值可变的113电容的结构，从下向上依次包括~型重掺杂衬底、^型轻掺杂外延层、氧化层、金属层，所述~型轻掺杂外延层中注入有~型离子，该~型离子的浓度呈横向波浪形浓度梯度。
[0015]本发明通过垂直的和带角度的两次~型离子注入，以及注入后的扩散，形成注入离子横向的波浪形浓度梯度。当外加正电压增大时，离子浓度由浓到淡的~型离子依次发生积累，113电容的电容值就随着1^0)103工作电压的增大而增大，与1^0)103的输出电容的电压形成互补，用此113电容和即10103的输出电容并联进行内匹配，就能够减小输出电容随电压的非线性，从而大大降低了外匹配的难度，提高了功率放大器的输出功率、增益、效率以及带宽。
【专利附图】
【附图说明】
[0016]图1是班^0103工艺中的(:0884,曲线图。
[0017]图2是常规113电容的结构示意图。
[0018]图3?图8是本发明的113电容的制作工艺流程图。其中，图8是本发明的113电容的结构示意图。
[0019]图9是本发明的113电容的曲线。
[0020]图中附图标记说明如下:
[0021]型重掺杂硅衬底
[0022]2 4型轻掺杂硅外延
[0023]3、8:氧化硅
[0024]4:光刻胶
[0025]5 型离子注入区
[0026]6:金属层
【具体实施方式】
[0027]为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下:
[0028]本发明的应用于即10103工艺中的113电容，其具体制作工艺如下:
[0029]步骤1，在~型重掺杂硅衬底1上成长~型轻掺杂硅外延2，如图3所示。
[0030]步骤2，在~型轻掺杂外延2上成长一层100埃左右的氧化硅3作为牺牲氧化层，如图4所示。
[0031]步骤3，通过光刻胶4定义出~型离子注入区，并进行垂直的~型离子注入，如图5所示。本实施例注入的是磷离子，注入能量为30?1001^67，注入剂量为1612?1614(3111—2。
[0032]步骤4，进行磷离子的斜角度的注入，如图6所示。注入角度为15?45度，注入能量为30?1001^67，注入剂量为1^12?1614。111—2。这样，通过垂直的和带角度的两次~型离子注入，就形成了注入离子横向的波浪形浓度梯度。
[0033]步骤5，去除光刻胶4，并进行热退火。退火温度为900?11001，退火时间为30
秒?30分钟。
[0034]步骤6，湿法去除牺牲氧化层，然后再淀积一层厚度为500?30000埃的氧化硅8，如图7所示。
[0035]步骤7，淀积金属层，通过光刻和刻蚀，形成电容的金属电极，而电容的另一端是高掺杂的硅基板，这样就形成了电容值可变的113电容的结构，如图8所示。从图9的⑶曲线可以看出，本发明制作的113电容可以与输出电容形成互补，降低输出电容的非线性。
【权利要求】
1.电容值可变的Mis电容的制作方法，其特征在于，步骤包括: 1)在N型重掺杂衬底上成长N型轻掺杂外延； 2)在N型轻掺杂外延上成长牺牲氧化层； 3)用光刻胶定义出N型离子注入区，并进行垂直的N型离子注入； 4)进行N型离子的斜角度注入； 5)去除光刻胶，并进行热退火； 6)去除牺牲氧化层，然后再淀积一层氧化层； 7)淀积金属层，通过光刻和刻蚀形成电容值可变的MIS电容。
2.根据权利要求1所述的方法，其特征在于，步骤I)，所述N型轻掺杂外延的厚度为500 ?5000 埃。
3.根据权利要求1所述的方法，其特征在于，步骤2)，所述牺牲氧化层的厚度为100埃。
4.根据权利要求1所述的方法，其特征在于，步骤3)和4)中，所述N型离子为磷离子，磷离子注入能量为30?10keV,注入剂量为lel2?lel4cnT2。
5.根据权利要求4所述的方法，其特征在于，步骤4)，注入角度为15?45度。
6.根据权利要求1所述的方法，其特征在于，步骤5)，退火温度为900?1100°C，退火时间为30秒?30分钟。
7.根据权利要求1所述的方法，其特征在于，步骤6)淀积的氧化层的厚度为500?30000 埃。
8.电容值可变的MIS电容的结构，其特征在于，从下向上依次包括N型重掺杂衬底、N型轻掺杂外延层、氧化层、金属层，所述N型轻掺杂外延层中注入有N型离子，该N型离子的浓度呈横向波浪形浓度梯度。
9.根据权利要求8所述的结构，其特征在于，所述N型轻掺杂外延层的厚度为500?5000 埃。
10.根据权利要求8所述的结构，其特征在于，所述氧化层的厚度为500?30000埃。
【文档编号】H01L21/334GK104299902SQ201410412539
【公开日】2015年1月21日 申请日期:2014年8月20日 优先权日:2014年8月20日
【发明者】蔡莹 申请人:上海华虹宏力半导体制造有限公司