一种ltps像素单元及其制造方法
【专利摘要】本发明公开了一种LTPS像素单元及其制造方法，该方法包括以下步骤：在基板上形成缓冲层；在缓冲层上形成半导体图案和公共电极图案；在半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层；在第二绝缘层上形成源极图案和漏极图案，源极图案和漏极图案经第一绝缘层和第二绝缘层上的接触孔与半导体图案电连接；在第二绝缘层上形成像素电极图案，像素电极图案与源极图案或漏极图案电连接。由此，可以节省成本，并提高制程良率。
【专利说明】一种LTPS像素单元及其制造方法
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其是涉及一种LTPS像素单元及其制造方法。
【背景技术】
[0002]在小尺寸、高分辨率的显示器中，LTPS(Low Temperature Poly-Silicon，低温多晶硅)由于高迀移率、性能稳定的特点已经得到了广泛的应用。
[0003]传统的LTPS像素单元层别结构很多，制作非常复杂。以传统的NMOS制程为例，往往需要使用高达10道光罩工序，具体需要使用光罩工序制作的是:遮光图案、半导体图案、半导体图案掺杂、栅极图案、第一、第二绝缘层的第一导通孔、源极图案和漏极图案、有机层图案、电容电极图案、钝化层图案以及像素电极图案。这需要极大的生产成本。
[0004]此外，传统的LTPS像素单元中设置的有机层图案是用于降低驱动线路的负载的。导致该有机层需要较大的厚度，从而很难保证制作时的均一性，因此往往会导致各种mura(显示器亮度不均匀)形成，降低产品良率。
【发明内容】
[0005]本发明主要解决的技术问题是提供一种LTPS像素单元及其制造方法，能够节省制造时的工序，从而降低成本，并且进一步省去了现有技术的厚度较大的有机层，改善了产品的良率。
[0006]为解决上述技术问题，本发明采用的一个技术方案是:提供一种LTPS像素单元的制造方法，该方法包括以下步骤:提供一基板；在基板上形成缓冲层；在缓冲层上形成间隔设置的半导体图案和公共电极图案；在半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层，其中，栅极图案位于半导体图案的正上方，第一绝缘层和第二绝缘层进一步覆盖公共电极图案；
[0007]在第二绝缘层上形成源极图案和漏极图案，源极图案和漏极图案分别经第一绝缘层和第二绝缘层上的第一接触孔与半导体图案电连接；在第二绝缘层上形成像素电极图案，其中像素电极图案与源极图案或漏极图案电连接。
[0008]其中，在基板上形成缓冲层之前，还包括:在基板上形成遮光图案，其中，半导体图案位于遮光图案的正上方。
[0009]其中，在基板上形成遮光图案的步骤包括:在基板上形成遮光层；通过第一道光罩工序对遮光层进行图案化，以形成遮光图案；在缓冲层上形成间隔设置的半导体图案和公共电极图案的步骤包括:在缓冲层上沉积一非晶硅层，并通过第二道光罩工序对非晶硅层进行图案化，以形成半导体图案；在半导体图案上通过第三道光罩工序和第一掺杂工序在半导体图案上形成本征区域和位于本征区域两侧的重掺杂区域；在缓冲层和半导体图案上形成第一导电层，并通过第四道光罩工序对第一导电层进行图案化，以形成公共电极图案。
[0010]其中，在半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层的步骤包括:在第一绝缘层上形成第二导电层，并通过第五道光罩工序对第二导电层进行图案化，以形成栅极图案，栅极图案位于本征区域的正上方。
[0011]其中，在半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层的步骤还包括:以栅极图案为掩模采用自对准的方式通过第二掺杂工序在半导体图案上形成位于本征区域与重掺杂区域之间的轻掺杂区域。
[0012]其中，在第二绝缘层上形成源极图案和漏极图案的步骤包括:通过第六道光罩工序分别在第一绝缘层和第二绝缘层的对应重掺杂区域的位置形成第一接触孔；在第二绝缘层上进一步形成第三导电层，并通过第七道光罩工序对第三导电层进行图案化，以在第一接触孔的位置形成源极图案和漏极图案；在第二绝缘层上形成像素电极图案的步骤包括:在第二绝缘层、源极图案和漏极图案上进一步形成第四导电层，并通过第八道光罩工序对第四导电层进行图案化，以形成像素电极图案。
[0013]其中，在第二绝缘层上形成源极图案和漏极图案的步骤进一步包括:通过第六道光罩工序在公共电极图案的对应位置形成第二接触孔；通过第七道光罩工序对第三导电层进行图案化，以在第二接触孔的位置形成与公共电极图案电连接的导电图案。
[0014]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种LTPS像素单元，LTPS像素单元包括:基板；遮光图案和缓冲层，依次设置在基板上；间隔设置的半导体图案和公共电极图案，设置在缓冲层上；第一绝缘层、栅极图案和第二绝缘层，依次设置在半导体图案上，其中，栅极图案位于半导体图案的正上方，第一绝缘层和第二绝缘层进一步覆盖公共电极图案；源极图案、漏极图案和导电图案，设置在第二绝缘层上，其中，源极图案和漏极图案分别经第一绝缘层和第二绝缘层上的第一接触孔与半导体图案电连接，导电图案经第一绝缘层和第二绝缘层上的第二接触孔与公共电极图案电连接；像素电极图案，设置在第二绝缘层上，其中像素电极图案与源极图案或漏极图案电连接。
[0015]其中，LTPS像素单元还包括:钝化层，设置在像素电极图案上，钝化层覆盖基板的表面的所有区域。
[0016]其中，半导体图案具体由本征区域、重掺杂区域以及轻掺杂区域形成，其中，栅极图案位于本征区域的正上方，重掺杂区域位于本征区域的两侧，轻掺杂区域位于重掺杂区域和本征区域之间。
[0017]本发明的有益效果是:区别于现有技术的情况，本发明通过在缓冲层上形成间隔设置的半导体图案和公共电极图案；在半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层，其中，栅极图案位于半导体图案的正上方，第一绝缘层和第二绝缘层进一步覆盖公共电极图案；在第二绝缘层上形成源极图案和漏极图案，源极图案和漏极图案分别经第一绝缘层和第二绝缘层上的第一接触孔与半导体图案电连接；在第二绝缘层上形成像素电极图案，其中像素电极图案与源极图案或漏极图案电连接。由此，使得本申请能够节省制造时的工序，从而降低成本，并且进一步省去了现有技术的厚度较大的有机层，改善了产品的良率。
【专利附图】
【附图说明】
[0018]图1是本发明实施例提供的一种LTPS像素单元的制造方法的流程图；
[0019]图2是对应图1所示的方法的制程图；
[0020]图3是本发明实施例提供的一种LTPS像素单元的结构示意图。
【具体实施方式】
[0021]请参阅图1，图1是本发明实施例提供的一种LTPS像素单元的制造方法的流程图。如图1所示，本发明的LTPS像素单元的制造方法包括以下步骤:
[0022]步骤S1:提供一基板11。
[0023]其中，基板11优选为玻璃基板。在提供基板11的同时，将基板11通过清洗、磨砂等操作去除基板11表面的杂质，再通过烘干工序将基板11烘干，以提供一干净的基板11。
[0024]步骤S2:在基板11上形成缓冲层12。
[0025]在本步骤之前，还在基板11上形成遮光图案13。遮光图案13具体为金属材质或者非晶娃材质。
[0026]遮光图案13的具体制程为:在基板11上形成遮光层130，通过第一道光罩工序对遮光层130进行图案化，以形成遮光图案13。
[0027]其中，光罩的过程具体为，先对遮光层130上光阻，然后进行曝光和显影，以露出遮光图案13外的基板11，进而去除遮光图案13上的光阻，以得到遮光图案13。
[0028]其中，后文所述的光罩工序，如无特别说明，都可以使用本步骤所述的光罩工序。本发明中，不对光罩的原理作具体的限制。
[0029]本步骤中，缓冲层12的形成具体为采用CVD (Chemical Vapor Deposit1n，化学气相沉积)的方式沉积而成。值得注意的是，缓冲层12是一个整面结构，不需要进行光罩工序来图案化。
[0030]步骤S3:在缓冲层12上形成间隔设置的半导体图案14和公共电极图案15。
[0031]其中，形成半导体图案14的具体步骤为:在缓冲层12上沉积一非晶硅层140，再进行准分子激光退火(ELA)完成结晶，然后通过第二道光罩工序对非晶硅层140进行图案化，以形成半导体图案14。其中，半导体图案14位于遮光图案13的正上方。
[0032]进一步的，在形成半导体图案14后，在半导体图案14上通过第三道光罩工序和第一掺杂工序在半导体图案14上形成本征区域141和位于本征区域141两侧的重掺杂区域142。
[0033]其中，重掺杂区域142的形成是通过离子注入的方式对该区域进行N+重掺杂。重掺杂区域142可以和后续形成的源极和漏极形成欧姆接触。
[0034]本步骤中，公共电极图案15的具体制程为:在缓冲层12和半导体图案14上形成第一导电层150，并通过第四道光罩工序对第一导电层150进行图案化，以形成公共电极图案15。
[0035]其中，公共电极图案15由ITO(Indium tin oxide氧化铟锡透明导电薄膜)材质形成。在其他实施例中，公共电极图案15还可以由其他导电材质形成。
[0036]本实施例中，将公共电极图案15和半导体图案14同层设置在缓冲层12上，使得后续可以省去间隔公共电极图案15和源极、漏极之间的有机层，从而达到降低材料成本，并且减少制程工序的效果。
[0037]步骤S4:在半导体图案14上依次形成第一绝缘层16、栅极图案17和第二绝缘层18。其中，栅极图案17位于半导体图案14的正上方，第一绝缘层16和第二绝缘层18进一步覆盖公共电极图案15。
[0038]本步骤中，形成第一绝缘层16和第二绝缘层18的方法是一样的，都是利用CVD的方式沉积形成。并且第一绝缘层16和第二绝缘层18都是整面结构，不需要使用光罩工序。
[0039]其中，形成栅极图案17的具体过程为:在第一绝缘层16上形成第二导电层170，并通过第五道光罩工序对第二导电层170进行图案化，以形成栅极图案17，栅极图案17位于本征区域141的正上方。
[0040]在制作完成栅极图案17之后，进一步以栅极图案17为掩模采用自对准的方式通过第二掺杂工序在半导体图案14上形成位于本征区域141与重掺杂区域142之间的轻掺杂区域143。
[0041]其中，轻掺杂区域143是通过对该区域进行N-轻掺杂而形成。
[0042]本步骤中，在形成第二绝缘层18后，还进一步在第一绝缘层17和第二绝缘层18的对应半导体图案14的重掺杂区域142的位置形成第一接触孔Ml。具体形成过程为:通过第六道光罩工序分别在第一绝缘层16和第二绝缘层17的对应重掺杂区域142的位置形成第一接触孔Ml。
[0043]进一步的，通过第六道光罩工序还在公共电极图案15的对应位置形成第二接触孔M2。
[0044]应理解，第一接触孔Ml和第二接触孔M2的形成过程也可以在步骤S5中进行。
[0045]因此，本步骤中，第二接触孔M2可以和第一接触孔Ml在同一道光罩工序中形成，相比于传统的LTPS像素单元的工艺，节省了一道光罩工序，达到节省成本的目的。
[0046]步骤S5:在第二绝缘层18上形成源极图案19和漏极图案110，源极图案19和漏极图案110分别经第一绝缘层16和第二绝缘层18上的第一接触孔Ml与半导体图案14电连接。
[0047]本步骤中，在形成源极图案19和漏极图案110的同时还会进一步形成导电图案111。
[0048]具体的形成过程为:在第二绝缘层18上进一步形成第三导电层100，并通过第七道光罩工序对第三导电层100进行图案化，以在第一接触孔Ml的位置分别形成源极图案19和漏极图案110，以及在第二接触孔M2的位置形成与公共电极图案15电连接的导电图案111。
[0049]步骤S6:在第二绝缘层18上形成像素电极图案112，其中像素电极图案112与源极图案19或漏极图案110电连接。
[0050]其中，像素电极图案112的具体形成过程为:在导电图案111、第二绝缘层18、源极图案119和漏极图案110上进一步形成第四导电层120，并通过第八道光罩工序对第四导电层120进行图案化，以形成像素电极图案112。
[0051]本实施中，因为像素电极图案112是形成在第二绝缘层18上，和源极图案119以及漏极图案110是同层设置，因此，像素电极图案112可以和源极图案19或漏极图案110直接电连接，不需要光罩工序形成导通孔。本申请进一步节省一道光罩工序，达到节省成本的目的。
[0052]其中，像素电极图案112由ITO材质形成。
[0053]本实施中，进一步在像素电极图案112上形成一钝化层113，钝化层113可以通过CVD的方式形成，具有整面的结构，不要光罩工序形成。钝化层113可以对基板11上设置的走线进行有效的保护。因此，相比与传统的LTPS像素单元的制造工艺。
[0054]承前所述，本实施例中，只用了八道光罩工序制造LTPS像素单元，相比于传统的LTPS像素单元需要10道工序进行制造的方法，本发明实施例的节省了两道光罩工序，从而节省了制程成本。
[0055]进一步的，本发明实施例相比于传统的LTPS像素单元，省略了有机层的设置，由此可以降低对制程均一性的要求，防止mura的产生，从而提高了制程的良率。
[0056]请参阅图3，图3是本发明实施例提供的一种LTPS像素单元的结构示意图。其中，本实施例的LTPS像素单元10是由前文所述的制造方法制成。如图3所示，本发明实施例提供的LTPS像素单元10包括基板11、遮光图案13、缓冲层12、半导体图案14、公共电极图案15、第一绝缘层16、栅极图案17、第二绝缘层18、源极图案19、漏极图案110、导电图案111以及像素电极图案112。
[0057]其中，基板11为玻璃基板。
[0058]遮光图案13和缓冲层12依次设置在基板11上。其中，缓冲层12为整面结构。遮光图案13由金属或者非晶硅材质形成。
[0059]半导体图案14和公共电极图案15间隔设置在缓冲层12上。其中，半导体图案14位于遮光图案13的正上方。半导体图案14具体由本征区域141、重掺杂区域142以及轻掺杂区域143形成。其中，重掺杂区域142位于本征区域141的两侧，轻掺杂区域143位于重掺杂区域142和本征区域141之间。重掺杂区域142是对该区域进行了 N+重掺杂而形成，轻掺杂区域143是对该区域进行了 N-轻掺杂而形成。
[0060]公共电极图案150由ITO材质形成。
[0061]第一绝缘层16、栅极图案17和第二绝缘层18依次设置在半导体图案14上，其中，栅极图案17位于半导体图案14的正上方，具体为位于半导体图案14的本征区域141的正上方。第一绝缘层16和第二绝缘层18进一步覆盖公共电极图案15。由此可使得公共电极图案15与源极图案19、漏极图案110之间有第一绝缘层16和第二绝缘层18两层绝缘层进行绝缘隔离，可以有效降低公共电极图案15和源极图案19、漏极图案110之间的寄生电容，降低线路负载。同时也可以省去传统的LTPS像素单元中的有机层的结构，从而降低对制程均一性的要求，防止mura的产生，提高制程良率。
[0062]源极图案19、漏极图案110和导电图案111设置在第二绝缘层18上。其中，源极图案19和漏极图案110分别经第一绝缘层16和第二绝缘层18上的第一接触孔Ml与半导体图案14电连接，导电图案111经第一绝缘层16和第二绝缘层18上的第二接触孔M2与公共电极图案15电连接。
[0063]像素电极图案112设置在第二绝缘层18上，其中像素电极图案112与源极图案19或漏极图案110电连接。由于像素电极图案112和源极图案19以及漏极图案110同层设置，因此，像素电极图案112可以直接和源极图案19或漏极图案110电连接。不需要光罩工序形成导通孔，由此节省了光罩工序的制程，节省了制程成本。
[0064]本实施例中，LTPS像素单元10还包括钝化层113，其设置在像素电极图案112上，并且进一步覆盖源极19、未被像素电极图案112覆盖的漏极110、第二绝缘层18以及导电图案111。由此可以有效保护基板11上的线路。
[0065]综上所述，本发明的LTPS像素单元不仅节省了两道光罩工序，还节省了有机层，因此在制造成本和材料成本上都降低了成本，还进一步防止mura产生，提高了制程良率。
[0066]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的【技术领域】，均同理包括在本发明的专利保护范围内。
【权利要求】
1.一种LTPS像素单元的制造方法，其特征在于，所述方法包括以下步骤: 提供一基板； 在所述基板上形成缓冲层； 在缓冲层上形成间隔设置的半导体图案和公共电极图案； 在所述半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层，其中，所述栅极图案位于所述半导体图案的正上方，所述第一绝缘层和第二绝缘层进一步覆盖所述公共电极图案； 在所述第二绝缘层上形成源极图案和漏极图案，所述源极图案和所述漏极图案分别经所述第一绝缘层和第二绝缘层上的第一接触孔与所述半导体图案电连接； 在所述第二绝缘层上形成像素电极图案，其中所述像素电极图案与所述源极图案或漏极图案电连接。
2.根据权利要求1所述的方法，其特征在于，在所述基板上形成缓冲层之前，还包括: 在所述基板上形成遮光图案，其中，所述半导体图案位于所述遮光图案的正上方。
3.根据权利要求2所述的方法，其特征在于，所述在所述基板上形成遮光图案的步骤包括: 在所述基板上形成遮光层； 通过第一道光罩工序对所述遮光层进行图案化，以形成所述遮光图案； 所述在缓冲层上形成间隔设置的半导体图案和公共电极图案的步骤包括: 在所述缓冲层上沉积一非晶硅层，并通过第二道光罩工序对所述非晶硅层进行图案化，以形成所述半导体图案； 在所述半导体图案上通过第三道光罩工序和第一掺杂工序在所述半导体图案上形成本征区域和位于所述本征区域两侧的重掺杂区域； 在所述缓冲层和所述半导体图案上形成第一导电层，并通过第四道光罩工序对所述第一导电层进行图案化，以形成所述公共电极图案。
4.根据权利要求3所述的方法，其特征在于，所述在所述半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层的步骤包括: 在所述第一绝缘层上形成第二导电层，并通过第五道光罩工序对所述第二导电层进行图案化，以形成所述栅极图案，所述栅极图案位于所述本征区域的正上方。
5.根据权利要求4所述的方法，其特征在于，所述在所述半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层的步骤还包括: 以所述栅极图案为掩模采用自对准的方式通过第二掺杂工序在所述半导体图案上形成位于所述本征区域与所述重掺杂区域之间的轻掺杂区域。
6.根据权利要求4所述的方法，其特征在于，所述在所述第二绝缘层上形成源极图案和漏极图案的步骤包括: 通过第六道光罩工序分别在所述第一绝缘层和第二绝缘层的对应所述重掺杂区域的位置形成所述第一接触孔； 在所述第二绝缘层上进一步形成第三导电层，并通过第七道光罩工序对所述第三导电层进行图案化，以在所述第一接触孔的位置形成所述源极图案和所述漏极图案； 所述在所述第二绝缘层上形成像素电极图案的步骤包括: 在所述第二绝缘层、所述源极图案和所述漏极图案上进一步形成第四导电层，并通过第八道光罩工序对所述第四导电层进行图案化，以形成所述像素电极图案。
7.根据权利要求6所述的方法，其特征在于，所述在所述第二绝缘层上形成源极图案和漏极图案的步骤进一步包括: 通过第六道光罩工序在所述公共电极图案的对应位置形成第二接触孔； 通过第七道光罩工序对所述第三导电层进行图案化，以在所述第二接触孔的位置形成与所述公共电极图案电连接的导电图案。
8.—种LTPS像素单元，其特征在于，所述LTPS像素单元包括: 基板； 遮光图案和缓冲层，依次设置在所述基板上； 间隔设置的半导体图案和公共电极图案，设置在所述缓冲层上； 第一绝缘层、栅极图案和第二绝缘层，依次设置在半导体图案上，其中，所述栅极图案位于所述半导体图案的正上方，所述第一绝缘层和第二绝缘层进一步覆盖所述公共电极图案； 源极图案、漏极图案和导电图案，设置在所述第二绝缘层上，其中，所述源极图案和所述漏极图案分别经所述第一绝缘层和第二绝缘层上的第一接触孔与所述半导体图案电连接，所述导电图案经所述第一绝缘层和第二绝缘层上的第二接触孔与所述公共电极图案电连接； 像素电极图案，设置在所述第二绝缘层上，其中所述像素电极图案与所述源极图案或漏极图案电连接。
9.根据权利要求8所述的LTPS像素单元，其特征在于，所述LTPS像素单元还包括: 钝化层，设置在所述像素电极图案上。
10.根据权利要求8所述的LTPS像素单元，其特征在于，所述半导体图案具体由本征区域、重掺杂区域以及轻掺杂区域形成，其中，所述栅极图案位于所述本征区域的正上方，所述重掺杂区域位于所述本征区域的两侧，所述轻掺杂区域位于所述重掺杂区域和所述本征区域之间。
【文档编号】H01L51/56GK104466020SQ201410768769
【公开日】2015年3月25日 申请日期:2014年12月12日 优先权日:2014年12月12日
【发明者】胡宇彤, 杜鹏 申请人:深圳市华星光电技术有限公司