一种提高增强型GaNMOS沟道迁移率的器件结构及实现方法与流程

本发明属于微电子技术领域，涉及GaN基电力电子器件制作

背景技术：

GaN材料以其禁带宽度大、饱和电子漂移速度高、临界击穿电场强、热导率高等优越性能而备受关注。相比于其它三五族半导体材料，GaN基异质结因其在不掺杂时通过强自发极化效应能产生极高浓度的二维电子气，更是使其成为第三代半导体材料中的翘楚。GaN材料优越的性能使其在射频微波和电力电子领域有着广阔的应用前景。

GaN器件主要以GaN异质结HEMT为主，其中AlGaN/GaN异质结最为常见。如前所述，在常规的AlGaN/GaN异质结中，由于强自发极化效应，在异质结界面存在高浓度的二维电子气，亦即常规的AlGaN/GaN HEMT器件，表现为耗尽型器件。但在很多实际电路的应用中需要增强型器件。

目前比较常用来实现增强型GaN MOS的方法是栅刻蚀技术和氟离子注入技术。这两种方法，对GaN MOS沟道表面都有很大的损伤。因此，相比于常规的耗尽型GaN MOS器件，增强型GaN MOS器件栅极下的沟道电子迁移率低很多，这直接导致增强型GaN HEMT器件的饱和电流远低于耗尽型的GaN HEMT器件。

为了提高增强型GaN MOS沟道电子迁移率，需要改善表面形貌，减少界面散射。目前解决这一问题主要是从工艺角度出发，有如下改善方案：1.用湿法刻蚀代替干法刻蚀；2.原本在室温下进行的ICP刻蚀改为在高温下进行。湿法刻蚀虽然能很好的改善表面形貌，得到较高沟道电子迁移率的增强型GaN MOS，但是由于GaN材料的化学稳定性很好，很难获得满意的刻蚀速率，可控性较差。而普通的基于ICP的干法刻蚀技术即使在高温情况下能有所改善，但干法刻蚀的速率很难控制。

技术实现要素：

本发明为了更好地解决增强型GaN MOS迁移率低这一问题，换了一种思维角度：从能带工程的角度提出一种能够提高GaN MOS-HEMT沟道电子迁移率的新型结构及制备方法。通过优化设计的势垒结构使得沟道电子远离界面，从而减小界面对沟道电子的散射，提高增强型GaN MOS的沟道电子迁移率，进而提升器件的饱和电流，获得高性能、高稳定的GaN增强型器件。

本发明的技术思路是：传统的增强型AlGaN/GaN HEMT器件结构中，二维电子气 由于AlGaN势垒层和GaN沟道层之间形成的沟道量子阱的量子限制作用，使得其离绝缘栅介质层和沟道GaN层的界面距离很近，从而导致沟道电子受到来自界面的强散射作用，迁移率降低。在传统的增强型AlGaN/GaN HEMT器件结构中，加入一层InGaN背势垒层，通过合理控制InGaN背势垒层的厚度以及In组分，从而调控GaN沟道层的势垒，使得二维电子气的波函数相比于传统增强型结构有所展宽，从而实现沟道电子远离界面的目的。从极化的角度来讲，InGaN与GaN之间由于自发极化在界面处形成的聚集有带正电的极化电荷，对沟道处二维电子气有一定的吸引作用，使其远离界面。二维电子气远离了界面，自然就从根本上减小了二维电子气受到的界面散射，就能提高沟道电子的迁移率。

依据上述技术思路，一种提高增强型GaN MOS沟道迁移率的器件结构，所述结构包括衬底、GaN或者AlN缓冲层、InGaN背势垒层、GaN沟道层、AlGaN势垒层、掩膜介质层，绝缘栅介质层和栅金属；所述InGaN背势垒层位于GaN缓冲层之上；在衬底上外延生长AlGaN/GaN异质结材料，并在该结构上形成源极和漏极；在晶元表面定义栅极区域，栅极区域下方掩膜介质层和AlGaN层被刻蚀掉。

该结构中各层组成成分及材料种类如下所示：

所述衬底材料为以下材料中的一种：Si、SiC、蓝宝石。

所述的InGaN层中In的组分在0和1之间。

所述的InGaN层的厚度在0和20nm之间。

所述的GaN沟道层的厚度在0和20nm之间。

所述掩膜介质层的材料可以为：Si₃N₄、SiO₂、SiON。

所述绝缘栅介质层的材料为以下材料中的任意一种：Si₃N₄、Al₂O₃、AlN、HfO₂、SiO₂、HfTiO、Sc₂O₃、Ga₂O₃、MgO、SiNO。

所述源极和漏极为：钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨等中的一种或多种的合金。

所述栅极金属为以下导电材料的一种或多种的组合：铂、铱、镍、金、钼、钯、硒、铍、TiN、多晶硅、ITO。

这种新型增强型GaN MOS器件的制备方法包括以下具体步骤：

(1)在衬底上按照一定的生长条件依次生长GaN或AlN缓冲层、InGaN背势垒层、GaN沟道层、AlGaN势垒层；

(2)对生长好的AlGaN/GaN/InGaN/GaN材料进行光刻和刻蚀(或者离子注入)，形成有源区台面；

(3)对制备好有源区台面的AlGaN/GaN/InGaN/GaN材料进行光刻，刻蚀出源漏欧 姆接触区，通过电子束蒸发或者磁控溅射制备欧姆接触金属并进行剥离，最后在氮气环境中于800℃～900℃之间快速热退火(一般30s)，形成欧姆接触；

(4)形成源漏欧姆接触之后，在AlGaN势垒层上用PECVD、ICPCVD或者LPCVD生长掩膜介质层；

(5)长完掩膜介质层后，对材料进行光刻，刻蚀掩膜介质层，形成栅极区域；

(6)在上一步的基础上氧化AlGaN，然后用HCl湿法刻蚀氧化后的AlGaN，从而耗尽栅极区域下方的二维电子气，形成增强型器件；

(7)将器件放入原子层淀积设备中，在晶元表面生长绝缘栅介质层，光刻出源漏区域接触孔，然后刻蚀掉绝缘栅介质层以及掩膜介质层，使源漏欧姆接触暴露出来；

(8)光刻栅电极区域，用电子束蒸发或者磁控溅射生长如前所述的合金栅电极材料，随后对器件进行剥离工艺处理形成栅电极，最后在氮气环境下对整个晶元进行退火处理，完成整体器件的制备。

本发明具有如下优点：

(1)本发明的器件采用背势垒层InGaN与沟道层GaN之间的能带控制工程，使得栅极下的沟道电子远离绝缘栅介质层和沟道GaN层的界面，减小了沟道电子的界面散射，从而提高了增强型GaN MOS沟道电子迁移率，进而提高了最大漏极电流密度。

(2)本发明从能带工程的角度出发，为提高增强型GaN MOS沟道电子迁移率提供了一种新思路，可以与从工艺角度改善界面形貌的方法相结合，研制出高性能的增强型GaN MOS器件。

(3)本发明中背势垒层InGaN的厚度、In组分以及GaN沟道层的厚度均通过计算机模拟得到了最优值，可以通过实际需要来调节厚度和组分，从而调节沟道载流子的迁移率，亦即器件最终的性能可以由实际需要进行调控。

附图说明

通过参照附图能更加详尽地描述本发明器件的结构以及本发明的示例性实施例，在附图中：

图1是本发明器件的整体剖面结构示意图；

图2是不同InGaN厚度、In组分和沟道GaN厚度下，计算机模拟得到的能带图和沟道电子浓度分布图；

图3～图10是本发明中的新型结构增强型GaN MOS每一步制造工艺后的剖面结构示意图，反映了本发明的工艺制造流程。

具体实施方式

在下文中，将参照附图更充分地描述本发明，以使本发明的技术手段、创作特征、工作流程、使用方法达成目的与功效易于明白了解。所描述的实施例仅仅是本发明中的一种实现形式，即本发明不应该解释为局限于在此阐述的实施例。基于该实施例，将本发明的范围充分地传达给本领域技术人员。

在下文中，将参照附图更详细地描述本发明的示例性实施例。

参照图1，该器件结构从下向上的顺序依次包括衬底、GaN缓冲层、InGaN背势垒层、GaN沟道层、本征AlGaN层、Si₃N₄掩膜层，绝缘栅介质层和栅金属。其制备方法包括以下具体步骤：

(1)如图3所示，在Si衬底上(衬底也可以是SiC或者蓝宝石)，首先用MOCVD生长一层GaN缓冲层，然后再生长一层InGaN背势垒层，在其之上生长一层GaN层，最后生长24nm的AlGaN。InGaN背势垒层即为势垒调控层，以使二维电子气远离沟道；

(2)在以上结构基础上，通过光刻形成有源区台面，然后在有源区区域中光刻出源漏电极图形，通过电子束蒸发Ti/Au/Ni/Au四种金属，采用剥离工艺制备出源区和漏区的金属电极，并在900℃氮气氛围中进行快速退火30秒，形成欧姆接触，其剖面图如图4所示；

(3)在图4所示剖面结构基础上，用PECVD或ICPCVD的方法制备出一层Si₃N₄的钝化层，用来提高器件的可靠性，形成的结构剖面图如图5所示；

(4)接下来刻蚀出栅区，用F基气体刻蚀Si₃N₄，如图6所示；

(5)此实施例中采用湿法刻蚀的方法来实现增强型器件，因此首先用氧等离子体氧化本征AlGaN层，将已经刻蚀出栅区的晶元放入等离子体系统中氧化3min，以备后续的湿法刻蚀，如图7所示；

(6)接下来用HCl来刻蚀已经形成的氧化层，即去除掉栅下方的AlGaN以形成增强型器件，所用盐酸的比例为1∶10，浸泡时间为1min，如图8所示；

(7)不断重复氧化和湿法刻蚀的步骤，直到测试出所制备器件的漏电流为0，即可停止，这时说明本征AlGaN层已经被刻蚀完全，已经成功地实现了常关的增强型器件；

(8)在第(7)步的基础上，进一步完成栅控结构，在晶元表面生长绝缘栅介质层，最后形成如图9所示的结构；

(9)在栅区用电子束蒸发生长Ni/Au合金，随后继续用剥离工艺形成栅金属电极，形成一个T型栅结构，如图10所示。最后在氮气环境下对整个晶元进行退火处理，在400℃下退火10min；

(10)步骤(5)到(7)采用的先等离子体氧化，再用盐酸腐蚀的方法。还可以采 用：先高温氧化，再KOH腐蚀；ICP刻蚀AlGaN；先ICP刻蚀一部分AlGaN，再用湿法腐蚀除去残留的AlGaN。

(11)通过以上步骤加工出的GaN MOS器件相比于常规的增强型器件，饱和电流提高不少。