专利名称：增强mos器件沟道区应变的方法
技术领域：
本发明涉及到的是在半导体衬底沟道材料中引入应变的方法领 域，通过在硅衬底上外延组分渐变的SiGe层，再外延锗层或硅层， 得到应变的沟道材料层，然后再通过工艺的方法引入更大的应力，进 一步提高材料的应变程度，提高器件性能。本发明增强MOS器件沟 道区应变的方法可用于CMOS工艺中的应变硅或锗工艺中，进一步 提高沟道材料的应变程度，提高迁移率，增强器件性能。
背景技术：
随着特征尺寸越来越小，集成电路面临诸多由材料和器件自身引 起的小尺寸效应。特征尺寸的不断縮小使单个晶体管尺寸逐渐达到物 理和技术的双重极限，晶体管性能难以再按照以往的速度不断提升， 而必须采用新的技术来提高器件与集成电路的性能。其中一个重要方 面就是采取措施提高晶体管的饱和驱动电流，饱和驱动电流与沟道内 载流子迁移率有关，通过改进器件结构、工艺、或采用新材料，提高 沟道内载流子的迁移率，即可按已有的特征尺寸，利用已有的生产设 备条件加工MOS器件，不但达到提高器件性能的目的，还可延长己 有生产线的使用寿命。
在沟道材料中引入应变就是一种非常有效的方法。无论是Si还 是Ge，引入应变都能够有效的提高其载流子迁移率，提高器件性能。 引入应变的方法主要有两种， 一种是通过在硅衬底上异质外延的方法 生长出一层带有应力的沟道材料，还有一种方法是埤过工艺的方法， 利用带应力的氮化硅薄膜或外延的源漏区来作用于沟道材料层引入 应变的方法。 一般来说，前者引入的应变程度更大一些，但工艺更复 杂，成本较高；而后者应变较小，器件性能提高有限，但工艺简单， 成本较低，在工业生产中已得到应用。随着特征尺寸的进一步縮小， 为了使器件达到要求的性能，就需要引入更大的应力。
发明内容
本发明的目的是综合现有技术中各种方法，提供一种进一步提高
沟道材料的应变程度，提高迁移率，增强器件性能的增强MOS器件 沟道区应变的方法。
本发明的技术方案是增强MOS器件沟道区应变的方法，其特
征是包括下列步骤在体硅衬底上利用直接外延的方法制作出应变的
SiGe层作为沟道层，或者在SOI衬底上键合(bonding) —层低Ge 组分的SiGe层做为虚拟衬底，在其上外延应变的Si或高Ge组分SiGe 做为沟道材料层，然后再通过工艺的方法引入增大的应力，进一步提 高材料的应变程度。
还包括下列步骤在体硅衬底上外延的SiGe层作为沟道层，在 SiGe沟道层上面淀积栅介质，在栅介质上面再淀积金属栅，在金属 栅上面再淀积一层带有压应力的氮化硅Si3N4。
在SiGe沟道层上面利用ALD淀积一层High-k介质做为栅介质。 还包括下列步骤在体硅衬底上外延的SiGe层作为沟道层，在 SiGe沟道层上面淀积栅介质，在栅介质上面再淀积金属栅，再利用 源漏刻蚀的方法去除源漏区的SiGe层，然后在源漏区生长出Ge含 量更高的锗硅层。
在SiGe沟道层上面利用ALD淀积一层High-k介质做为栅介质。 利用键合(bonding)方法在绝缘层上得到一层高质量的弛豫的 SiGe层层作为虚拟衬底，然后在上面定义光刻出一定的区域，外延 生长出Ge含量更高的压应变的SiGe层作为PMOS管区，在其它的 区域淀积一层拉应变的Si层作为NMOS管的区域，两个区域间利用 STI做隔离，在两个区域分别制作出PMOS管和NMOS管，接着在 PMOS管上淀积一层带有压应力的Si3N4薄膜在沟道区引入更大的压 应力，在NMOS管上淀积一层带有拉应力的SbN4薄膜在NMOS沟 道区引入更大的拉应力，以其同时得到高性能的PMOS管和NMOS 管。
利用键合(bonding)方法在绝缘层上得到一层弛豫的SiGe衬底 层作为虚拟衬底，然后在上面定义光刻出一定的区域，外延生长出 Ge含量更高的压应变的SiGe层作为PMOS管区，在其它的区域淀积 一层拉应变的Si层作为NMOS管的区域，两个区域间利用STI做隔离，在两个区域分别制作出PMOS管和NMOS管，接着在NMOS管 上淀积一层带有拉应力的Si3N4薄膜在NMOS沟道区引入更大的拉应 力；在PMOS管区可是掉PMOS管的源漏，然后在源漏外延生长更 高Ge含量的SiGe，挤压沟道得到更大的压应力，同时得到高性能的 PMOS管和NMOS管。
本发明的效果是综合利用外延生长以及工艺诱生的方法在 MOSFET中对新的沟道材料(如SiGe， Ge)引入更大的应力，从而 进一步提高性能。这个发明的一个特点是把两种引入应变的方法结合 起来是用，提高应变程度，从而进一步提高器件性能；还有一个特点 是针对的新的沟道材料如SiGe，Ge材料提出如何实现两种应变的结 合，应用于未来可能的MOS工艺。
下面结合附图和实施例对本发明做进一步的说明。
图1是实施例1产品的结构示意图； 图2是实施例1生产方法流程图； 图3是实施例2产品的结构示意图； 图4是实施例2生产方法的流程图； 图5是实施例3产品的结构示意图； 图6是实施例3生产方法的流程图； 图7是实施例4产品的结构示意图； 图8是实施例4生产方法的流程图。
具体实施例方式
实施例l: SiGe沟道的PMOS管。在硅衬底上外延一层压应变的 SiGe作为沟道层，上面利用ALD淀积一层High-k介质做为栅介质，
再淀积金属栅，再淀积一层带有压应力的氮化硅Si3N4进一步增强沟
道层的应变程度，提高性能(实施例l中的)。
实施例2: SiGe沟道的PMOS管。在硅衬底上外延一层应变的 SiGe作为沟道层，上面利用ALD淀积一层High-k介质做为栅介质， 再淀积金属栅，再进行源漏刻蚀，去除源漏区的SiGe，然后在源漏区生长出Ge含量更高的锗硅层，挤压沟道区材料，进一步在沟道中 引入压应力，增强应变，提高性能。
实施例3:绝缘体上SIGe材料PMOS和应变硅NMOS组成的 SOI上的CMOS工艺。首先利用Bonding或其他方法在绝缘层上得 到一层高质量的弛豫的SiGe层作为虚拟衬底，然后在上面定义光刻 出一定的区域，外延生长出Ge含量更高的压应变的SiGe层作为 PMOS管区，在其它的区域淀积一层拉应变的Si层作为NMOS管的 区域，两个区域间利用STI做隔离。在两个区域分别制作出PMOS 管和NMOS管。接着在PMOS管上淀积一层带有压应力的SbN4薄 膜在沟道区引入更大的压应力，在NMOS管上淀积一层带有拉应力 的Si3N4薄膜在NMOS沟道区引入更大的拉应力，以其同时得到高性 能的PMOS管和NMOS管，组成完整的CMOS工艺。
实施例4:绝缘体上SiGe材料PMOS和应变硅NMOS组成的SOI 上的CMOS工艺。首先利用Bonding或其他方法在绝缘层上得到一 层高质量的弛豫的SiGe层作为虚拟衬底，然后在上面定义光刻出一 定的区域，外延生长出Ge含量更高的压应变的SiGe层作为PMOS 管区，在其它的区域淀积一层拉应变的Si层作为NMOS管的区域， 两个区域间利用STI做隔离。在两个区域分别制作出PMOS管和 NMOS管。接着在NMOS管上淀积一层带有拉应力的Si3N4薄膜在 NMOS沟道区引入更大的拉应力；在PMOS管区可是掉PMOS管的 源漏，然后在源漏外延生长更高Ge含量的SiGe，挤压沟道得到更大 的压应力，同时得到高性能的PMOS管和NMOS管，组成完整的SOI 上的CMOS工艺。
权利要求
1、增强MOS器件沟道区应变的方法，其特征是包括下列步骤在体硅衬底上利用直接外延的方法制作出应变的SiGe层作为沟道层，或者在SOI衬底上键合一层低Ge组分的SiGe层做为虚拟衬底，在其上外延应变的Si或高Ge组分SiGe做为沟道材料层，然后再通过工艺诱生的方法引入增大的应力，进一步提高材料的应变程度。
2、 根据权利要求1所述的增强MOS器件沟道区应变的方法， 其特征是还包括下列步骤在体硅衬底上外延的SiGe层作为沟道层， 在SiGe沟道层上面淀积栅介质，在栅介质上面再淀积金属栅，在金 属栅上面再淀积一层带有压应力的氮化硅Si3N4。
3、 根据权利要求2所述的增强MOS器件沟道区应变的方法， 其特征是在SiGe沟道层上面利用ALD淀积一层High-k介质做为栅 介质。
4、 根据权利要求1所述的增强MOS器件沟道区应变的方法， 其特征是还包括下列步骤在体硅衬底上直接外延的SiGe层作为沟 道层，在SiGe沟道层上面淀积栅介质，在栅介质上面再淀积金属栅， 再利用源漏刻蚀的方法去除源漏区的SiGe层，然后在源漏区生长出 Ge含量更高的锗硅层。
5、 根据权利要求4所述的增强MOS器件沟道区应变的方法， 其特征是在SiGe沟道层上面利用ALD淀积一层High-k介质做为 栅介质。
6、 根据权利要求1所述的增强MOS器件沟道区应变的方法， 其特征是利用键合方法在绝缘层上得到一层弛豫的SiGe层作为虚 拟衬底，然后在上面定义光刻出一定的区域，外延生长出Ge含量更 高的压应变的SiGe层作为PMOS管区，在其它的区域淀积一层拉应 变的Si层作为NMOS管的区域，两个区域间利用STI做隔离，在两 个区域分别制作出PMOS管和NMOS管，接着在PMOS管上淀积一 层带有压应力的Si3N4薄膜在沟道区引入更大的压应力，在NMOS管 上淀积一层带有拉应力的Si3N4薄膜在NMOS沟道区引入更大的拉应 力，以其同时得到高性能的PMOS管和NMOS管。
7、 根据权利要求1所述的增强MOS器件沟道区应变的方法，其 特征是利用键合方法在绝缘层上得到一层弛豫的SiGe层作为虚拟衬底，然后在上面定义光刻出一定的区域，外延生长出Ge含量更高 的压应变的SiGe层作为PMOS管区，在其它的区域淀积一层拉应变 的Si层作为NMOS管的区域，两个区域间利用STI做隔离，在两个 区域分别制作出PMOS管和NMOS管，接着在NMOS管上淀积一层 带有拉应力的Si3N4薄膜在NMOS沟道区引入更大的拉应力；在 PMOS管区可是掉PMOS管的源漏，然后在源漏外延生长更高Ge含 量的SiGe，挤压沟道得到更大的压应力，同时得到高性能的PMOS 管和NMOS管。
全文摘要
进一步提高沟道材料的应变程度，提高迁移率，增强器件性能的增强MOS器件沟道区应变的方法。技术方案是增强MOS器件沟道区应变的方法，其特征是包括下列步骤在硅衬底上外延组分渐变的SiGe层，再外延锗层或硅层，得到应变的沟道材料层，然后再通过工艺的方法引入更大的应力，进一步提高材料的应变程度，提高器件性能。
文档编号H01L21/8238GK101295647SQ20081005627
公开日2008年10月29日 申请日期2008年1月16日 优先权日2008年1月16日
发明者刘佳磊, 刘志弘, 梁仁荣, 敬 王, 军 许, 磊 郭 申请人:清华大学