一种复合鳍、半导体器件及其形成方法与流程

本发明涉及半导体制造领域，特别涉及一种复合鳍、半导体器件及其形成方法。

背景技术：

随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。

为了克服短沟道效应，提出了鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，该种器件利用薄鳍的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。

在鳍式场效应晶体管的制造工艺中，鳍的制造是非常重要的部分，随着对集成度要求的不断提高，希望鳍沟道能采用高迁移率的材料，然而，目前的高迁移率的鳍沟道材料，如Ge，与栅介质材料间存在界面缺陷和界面态的问题。

技术实现要素：

本发明的目的旨在至少解决上述技术缺陷，提供一种复合鳍、半导体器件及其形成方法，提升鳍沟道的载流子迁移率，并改善鳍与栅介质层的界面态和界面缺陷。

本发明提供了一种复合鳍的形成方法，包括步骤：

提供衬底；

通过侧墙图案转移，在衬底上形成第一侧墙掩膜；

通过侧墙图案转移，在第一侧墙掩膜的侧壁上形成第二侧墙掩膜；

以第一侧墙掩膜和第二侧墙掩膜为掩蔽，进行衬底的刻蚀，以形成鳍， 以及去除第一侧墙掩膜，并刻蚀第一侧墙掩膜下的鳍，以形成开口；

在开口中依次选择性生长第二半导体层和第三半导体层，以形成复合鳍，其中，相较于鳍和第三半导体层，所述第二半导体层具有更高的载流子迁移率。

可选的，形成鳍和开口的步骤包括：

以第一侧墙掩膜和第二侧墙掩膜为掩蔽，进行衬底的刻蚀，以形成鳍；

进行热氧化工艺，然后去除第一侧墙掩膜

刻蚀第一侧墙掩膜区域下的鳍，以形成开口。

可选的，所述开口的底面高于鳍的底面。

可选的，所述鳍和第三半导体层为硅，所述第二半导体层为Ge或III-V族半导体材料。

此外，本发明还提供了复合鳍的形成方法，包括：

提供衬底；

通过侧墙图案转移，在衬底上形成第一侧墙掩膜；

通过侧墙图案转移，在第一侧墙掩膜的侧壁上形成第二侧墙掩膜；

去除第一侧墙掩膜，以第二侧墙掩膜为掩蔽，进行衬底的刻蚀，以形成鳍以及鳍内的开口；

在开口中依次选择性生长第二半导体层和第三半导体层，以形成复合鳍，其中，相较于鳍和第三半导体层，所述第二半导体层具有更高的载流子迁移率。

可选的，在开口中依次选择性生长第二半导体层和第三半导体层的步骤包括：

在开口中形成第一填充层；

覆盖鳍外侧的衬底，以形成第二填充层；

去除第一填充层；

依次外延生长第二半导体层和第三半导体层。

可选的，所述鳍和第三半导体层为硅，所述第二半导体层为Ge或III-V族半导体材料。

此外，本发明还提供了一种半导体器件的形成方法，采用上述任一方 法形成的复合鳍来形成半导体器件。

此外，本发明还提供了一种复合鳍，包括：

衬底；

衬底上的鳍，所述鳍中形成有开口；

所述开口中的第二半导体层和第二半导体层上的第三半导体层，其中，相较于鳍和第三半导体层，第二半导体层具有更高的载流子迁移率。

可选的，所述开口的底面与鳍的底面齐平。

可选的，所述开口的底面高于鳍的底面。

可选的，所述鳍和第三半导体层为硅，所述第二半导体层为Ge或III-V族半导体材料。

此外，本发明还提供了一种半导体器件，包括上述任一的复合鳍。

本发明实施例提供的复合鳍、半导体器件及其形成方法，通过两次侧墙图案转移技术，分别形成第一侧墙掩膜和第二侧墙掩膜，通过该两个侧墙掩膜形成鳍以及鳍内的开口，进而，在开口中依次选择性生长第二半导体层和第三半导体层，从而形成了鳍内形成有第二半导体层和第三半导体层的复合鳍，其中，具有更高载流子迁移率的第二半导体层被包围了起来，提高了复合鳍的载流子迁移率，同时，避免了第二半导体层与栅介质层材料之间的界面态和缺陷的问题，提高了器件的性能。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1示出了根据本发明实施例一的复合鳍的形成方法的流程示意图；

图2-9A示出了根据本发明实施例一的方法形成复合鳍的各个制造过程中的器件结构示意图，包括俯视结构示意图和俯视结构示意图的AA向剖面结构示意图；

图10示出了根据本发明实施例二的复合鳍的形成方法的流程示意图；

图11-19A示出了根据本发明实施例二的方法形成复合鳍的各个制造过程中的器件结构示意图，包括俯视结构示意图和俯视结构示意图的AA 向剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在本发明中，提出了一种复合鳍的形成方法，在该方法中，通过两侧侧墙图案转移，分别形成第一和第二侧墙掩膜，利用这两个侧墙掩膜形成鳍和鳍中的开口，而后，在开口中依次选择性外延比鳍具有更高的载流子迁移率的第二半导体层以及比第二半导体层具有更低的载流子迁移率的第三半导体层，从而形成包围有更高载流子迁移率的复合鳍，一方面提高了鳍整体的载流子迁移率，同时，避免了与栅介质层材料之间的界面态和缺陷的问题，从而提高器件的性能。

为了更好的理解本发明的技术方案和技术效果，以下将结合流程图对具体的实施例进行详细的说明。

实施例一

参考图1所示，在该实施例中，在步骤S101，提供衬底100，参考图1(俯视图)和图1A所示(图1的AA向剖视图)。

在本发明的实施例中，所述衬底100可以选择与栅介质层材料之间具有较好界面态和较少缺陷的材料，可以为单层衬底或叠层衬底，在优选的实施例中，所述衬底100可以为Si衬底或SOI(绝缘体上硅，Silicon On Insulator)，其具有较低的成本并易于和现有的制造工艺集成。在其他实施例中， 所述衬底100还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。

在步骤S102，通过侧墙图案转移，在衬底100上形成第一侧墙掩膜106，参考图2(俯视图)和图2A所示(图2的AA向剖视图)。

在本实施例中，具体的，首先，在衬底100上形成盖层102，所述盖层102例如可以为氧化硅，起到保护衬底100及作为后续工艺的刻蚀停止层的作用。

接着，进行第一次侧墙图案转移，具体的，先在盖层102上淀积去除层，该去除层用于形成第一侧墙掩膜，去除层例如可以为多晶硅，接着，进行刻蚀，形成图案化的去除层104。而后，淀积第一侧墙材料，例如可以为氮化硅，并进行刻蚀，如RIE(反应离子刻蚀)，从而，在去除层104的侧壁上形成第一侧墙掩膜106，如图2和图2A所示，而后，可以利用湿法刻蚀，去除该去除层104，从而，完成第一次侧墙图案转移，形成第一侧墙掩膜106。

在步骤S103，通过侧墙图案转移，在第一侧墙掩膜106的侧壁上形成第二侧墙掩膜108，参考图3(俯视图)和图3A(图3的AA向剖视图)所示。

在该步骤中，进行第二次侧墙图案转移，在该次图案转移中，以第一侧墙掩膜106为基底，进行侧墙图案转移，具体的，先淀积第二侧墙材料，例如可以为氧化硅，并进行刻蚀，如RIE(反应离子刻蚀)，从而，在第一侧墙掩膜106的侧壁上形成第二侧墙掩膜108，如图3和图3A所示。第一侧墙掩膜106的宽度以及其两侧的第一侧墙掩膜108的宽度之和决定了要形成的鳍的宽度。

在步骤S104，以第一侧墙掩膜106和第二侧墙掩膜108为掩蔽，进行衬底100的刻蚀，以形成鳍110，以及去除第一侧墙掩膜106，并刻蚀第一侧墙掩膜下的鳍110，以形成开口114，参考图7(俯视图)和图7A(图7的AA向剖视图)所示。

在该步骤中，形成了鳍和鳍中的开口，开口用于选择性外延更高载流子迁移率的半导体材料，以提高鳍沟道的性能。

具体的，首先，以第一侧墙掩膜106和第二侧墙掩膜108为掩蔽，进行盖层102以及衬底100的刻蚀，刻蚀至预定厚度的衬底100后，在衬底100中形成了鳍110，如图4(俯视图)和图4A(图4的AA向剖视图)所示，在一个环绕的第一侧墙掩膜106和第二侧墙掩膜108之下，形成了环绕的鳍的图案，在一个环绕的鳍的图案中，存在两条相邻的鳍，在后续形成器件时，将环绕的鳍进行剪裁，形成两条相邻的鳍。

而后，进行热氧化工艺，这样，在鳍110的侧壁，以及鳍110两侧暴露的衬底100上形成了氧化层112，如图5(俯视图)和图5A(图5的AA向剖视图)所示，该氧化层112在后续开口的刻蚀和选择性生长半导体层的工艺步骤中，起到掩膜的作用。

接着，将第一侧墙掩膜106去除，可以采用湿法腐蚀，去除该第一侧墙掩膜，如图6(俯视图)和图6A(图6的AA向剖视图)所示。

接着，以第二侧墙掩膜108和氧化层112为掩蔽，进行盖层102以及鳍110的刻蚀，在鳍100中形成开口114，如图7(俯视图)和图7A(图7的AA向剖视图)所示，可以根据需要确定刻蚀的深度，即开口114的深度，在本实施例中，所述开口114的底面高于鳍110的底面，即开口形成在鳍的上部。

在步骤S105，在开口114中依次选择性生长第二半导体层120和第三半导体层130，以形成复合鳍，其中，相较于鳍110和第三半导体层130，所述第二半导体层120具有更高的载流子迁移率，参考图8(俯视图)和图8A(图8的AA向剖视图)所示。

在本实施例中，鳍110的外侧壁上覆盖有氧化层112以及鳍110上覆盖有第二侧墙掩膜108，进行外延生长(epi)工艺时，仅选择性的沿开口的内壁进行生长。具体的，首先，外延生长第二半导体层120，该第二半导体层120选择比鳍110具有更高的载流子迁移率的半导体材料，本实施例中，第二半导体层120为Ge或III-V族半导体材料。接着，继续外延生长第三半导体层130，第三半导体层130选择与栅介质层材料之间具有较 好界面态和较少缺陷的材料，可以选择与鳍相同的材料，本实施例中，第三半导体层130为硅，这样，形成了包括鳍、鳍中的第二半导体层和第二半导体层上的第三半导体层组成的复合鳍，在该复合鳍中，具有高的载流子迁移率的第二半导体层被鳍和第三半导体层包围，这样，提高了鳍整体的载流子迁移率的同时，避免了与栅介质层材料之间的界面态和缺陷的问题，从而提高器件的性能。

而后，将氧化层112、盖层102以及第二侧墙掩膜108都去除，至此，在衬底100上形成了本发明实施例的复合鳍，如图9(俯视图)和图9A(图9的AA向剖视图)所示，该复合鳍包括：衬底100；衬底100上的鳍110，所述鳍100中形成有开口；所述开口中的第二半导体层120和第二半导体层120上的第三半导体层130，其中，相较于鳍110和第三半导体层130，第二半导体120层具有更高的载流子迁移率。该实施例中，所述开口的底面高于鳍的底面，即第二半导体层120的底面高于鳍110的底面。

而后，可以在该复合鳍之上，进行后续器件的加工，形成包含该复合鳍的半导体器件，该器件具有更高的载流子迁移率和更好的界面特性，提高了器件的性能。

实施例二

参考图10所示，在该实施例中，在步骤S201，提供衬底100，参考图11(俯视图)和图11A所示(图11的AA向剖视图)。

在本发明的实施例中，所述衬底100可以选择与栅介质层材料之间具有较好界面态和较少缺陷的材料，可以为单层衬底或叠层衬底，在优选的实施例中，所述衬底100可以为Si衬底或SOI(绝缘体上硅，Silicon On Insulator)，其具有较低的成本并易于和现有的制造工艺集成。在其他实施例中，所述衬底100还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。

在步骤S202，通过侧墙图案转移，在衬底100上形成第一侧墙掩膜106，参考图12(俯视图)和图12A所示(图12的AA向剖视图)。

在本实施例中，具体的，首先，在衬底100上形成盖层102，所述盖层102例如可以为氧化硅，起到保护衬底100及作为后续工艺的刻蚀停止层的作用。

接着，进行第一次侧墙图案转移，具体的，先在盖层102上淀积去除层，该去除层用于形成第一侧墙掩膜，去除层例如可以为多晶硅，接着，进行刻蚀，形成图案化的去除层104。而后，淀积第一侧墙材料，例如可以为氮化硅，并进行刻蚀，如RIE(反应离子刻蚀)，从而，在去除层104的侧壁上形成第一侧墙掩膜106，如图12和图12A所示，而后，可以利用湿法刻蚀，去除该去除层104，从而，完成第一次侧墙图案转移，形成第一侧墙掩膜106。

在步骤S203，通过侧墙图案转移，在第一侧墙掩膜106的侧壁上形成第二侧墙掩膜108，参考图12(俯视图)和图12A(图12的AA向剖视图)所示。

在该步骤中，进行第二次侧墙图案转移，在该次图案转移中，以第一侧墙掩膜106为基底，进行侧墙图案转移，具体的，先淀积第二侧墙材料，例如可以为氧化硅，并进行刻蚀，如RIE(反应离子刻蚀)，从而，在第一侧墙掩膜106的侧壁上形成第二侧墙掩膜108，如图12和图12A所示。第一侧墙掩膜106的宽度以及其两侧的第一侧墙掩膜108的宽度之和决定了要形成的鳍的宽度。

在步骤S204，去除第一侧墙掩膜106，以第二侧墙掩膜108为掩蔽，进行衬底100的刻蚀，以形成鳍110以及鳍110内的开口114，参考图14(俯视图)和图14A(图14的AA向剖视图)所示。

具体的，首先，去除第一侧墙掩膜106，可以采用湿法腐蚀去除第一侧墙掩膜106，如图13(俯视图)和图13A(图13的AA向剖视图)所示。接着，第二侧墙掩膜108为掩蔽，进行盖层102及衬底100的刻蚀，刻蚀至部分预定厚度的衬底100后，在衬底中形成了鳍110，同时，形成了鳍110之间的开口114，该鳍110为部分的鳍，该开口114与鳍110同时形成，开口114与鳍110底部基本相齐平，具有基本相同的高度，如图14和图14A所示。同实施例一，在第二侧墙掩膜108之下形成了环绕的鳍的图案， 在一个环绕的鳍的图案中，存在两条相邻的鳍，在后续形成器件时，将环绕的鳍进行剪裁，形成两条相邻的鳍。

在步骤S205，在开口114中依次选择性生长第二半导体层120和第三半导体层130，以形成复合鳍，其中，相较于鳍110和第三半导体层130，所述第二半导体层120具有更高的载流子迁移率，参考图18(俯视图)和图18A(图18的AA向剖视图)所示。

在本实例中，具体的，首先，在开口114中填充第一填充层107，该第一填充层107例如可以为氮化硅，如图15(俯视图)和图15A(图15的AA向剖视图)所示。而后，进行第二填充层的填充，第二填充层例如可以为氧化硅，并进行平坦化，从而覆盖鳍外侧的衬底100，以形成第二填充层112，如图16(俯视图)和图16A(图16的AA向剖视图)所示。接着，去除第一填充层107，可以采用湿法腐蚀去除该第一填充层107，如图17(俯视图)和图17A(图17的AA向剖视图)所示，去除第一填充层107之后，开口114被重新释放，而鳍110的外侧壁以及鳍110之外暴露的衬底100都覆盖有第二填充层107，从而，可以选择性的在开口114中外延生长所需的半导体材料。首先，外延生长第二半导体层120，该第二半导体层120选择比鳍110具有更高的载流子迁移率的半导体材料，本实施例中，第二半导体层120为Ge或III-V族半导体材料。接着，继续外延生长第三半导体层130，第三半导体层130选择与栅介质层材料之间具有较好界面态和较少缺陷的材料，可以选择与鳍相同的材料，本实施例中，第三半导体层130为硅，这样，形成了包括鳍、鳍中的第二半导体层和第二半导体层上的第三半导体层组成的复合鳍，在该复合鳍中，具有高的载流子迁移率的第二半导体层被鳍和第三半导体层包围，这样，提高了鳍整体的载流子迁移率的同时，避免了与栅介质层材料之间的界面态和缺陷的问题，从而提高器件的性能。

而后，将盖层102以及第二侧墙掩膜108都去除，同时，去除部分厚度的第二填充层112，剩余的第二填充层为鳍之间的隔离结构116，如图19(俯视图)和图19A(图19的AA向剖视图)所示。

至此，在衬底100上形成了本发明实施例的复合鳍，如图19和图19A 所示，该复合鳍包括：衬底100；衬底100上的鳍110，所述鳍100中形成有开口；所述开口中的第二半导体层120和第二半导体层120上的第三半导体层130，其中，相较于鳍110和第三半导体层130，第二半导体120层具有更高的载流子迁移率。该实施例中，所述开口的底面与鳍的底面齐平，即第二半导体层120的底面与鳍110的底面齐平。

而后，可以在该复合鳍之上，进行后续器件的加工，形成包含该复合鳍的半导体器件，该器件具有更高的载流子迁移率和更好的界面特性，提高了器件的性能。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。