1.一种集成电路，包括：
垂直肖克利二极管，所述垂直肖克利二极管从顶部至底部包括：
－第一导电类型的第一区域，
－第二导电类型的衬底，以及
－所述第一导电类型的第二区域，所述第二区域具有形成在其中的所述第二导电类型的第三区域，以及
第一垂直晶体管，所述第一垂直晶体管从顶部至底部包括：
－所述衬底的一部分，该部分由垂直壁与所述垂直肖克利二极管分离，
－所述第二区域的一部分，
－第四区域，所述第四区域与形成在所述第二区域的一部分中的第三区域的导电类型相同，
其中所述第四区域和所述第三区域是分离的区域，所述第四区域和所述第三区域通过第二区域的一部分彼此分开，以及其中所述第三区域连接至所述第四区域。
2.根据权利要求1所述的集成电路，进一步包括，与所述第一垂直晶体管结构相同的第二晶体管。
3.根据权利要求1所述的集成电路，其中，所述第一垂直晶体管位于包含所述垂直肖克利二极管的芯片的角部中。
4.一种集成电路，包括：
垂直肖克利二极管，所述垂直肖克利二极管从顶部至底部包括：
－第一导电类型的第一区域，
－第二导电类型的衬底，以及
－所述第一导电类型的第二区域，所述第二区域具有形成在其中的所述第二导电类型的第三区域，以及
第一垂直晶体管，所述第一垂直晶体管从顶部至底部包括：
－所述衬底的一部分，该部分由垂直壁与所述垂直肖克利二极管分离，
－所述第二区域的一部分，
－第四区域，所述第四区域与形成在所述第二区域的一部分中的第三区域的导电类型相同，
其中所述第三区域连接至所述第四区域；
开关，所述开关与所述垂直肖克利二极管并联连接；
电阻器，所述电阻器具有连接至所述第一垂直晶体管的上主端子的第一端子；以及
电压源，所述电压源连接至所述电阻器的第二端子，
所述第一垂直晶体管的上主端子连接至所述开关的控制和检测的电路。
5.根据权利要求4所述的集成电路，其中，所述开关被控制为根据在所述第一垂直晶体管的上主端子与所述第三区域之间的电压来导通和关断。
6.根据权利要求4所述的集成电路，进一步包括：
第二晶体管，所述第二晶体管与所述第一垂直晶体管结构相同；以及
第二电阻器，所述第二电阻器具有连接至所述第二晶体管的上主端子的第一端子、以及具有连接至所述电压源的第二端子，
所述第二晶体管的上主端子连接至所述开关的控制和检测的电路。
7.根据权利要求6所述的集成电路，其中，所述开关被控制为根据所述第一垂直晶体管的上主端子与所述第三区域之间的第一电压而导通，并且所述开关被控制为根据所述第二晶体管的上主端子与所述第三区域之间的第二电压而关断。
8.一种集成电路，包括：
垂直肖克利二极管，所述垂直肖克利二极管包括：
第一晶体管，所述第一晶体管具有第一发射极、第一基极和第一集电极；以及
第二晶体管，所述第二晶体管具有第二发射极、连接至所述第一集电极的第二基极、以及连接至所述第一基极的第二集电极；以及
垂直第三晶体管，所述垂直第三晶体管具有连接至所述第二发射极的第三发射极、连接至所述第二基极的第三基极、以及第三集电极，从而所述第二晶体管和所述垂直第三晶体管形成电流镜；
其中所述集成电路在半导体衬底上实施，所述半导体衬底具有：
第一导电类型的第一区域，所述第一区域形成所述第一发射极，
第二导电类型的第一衬底区域，所述第一衬底区域形成所述第一基极；
所述第一导电类型的第二区域，所述第二区域形成所述第一集电极、所述第二基极和所述第三基极；
所述第二导电类型的第三区域，所述第三区域被形成在所述第二区域内，所述第三区域形成所述第二发射极；
所述第二导电类型的第四区域，所述第四区域也被形成在所述第二区域内，所述第四区域形成所述第三发射极；
其中所述第四区域和所述第三区域是分离的区域，所述第四区域和所述第三区域通过第二区域的一部分彼此分开，以及
所述第二导电类型的第二衬底区域，所述第二衬底区域形成所述第三集电极。
9.根据权利要求8所述的集成电路，进一步包括，在所述半导体衬底的表面上的电连接，所述电连接将所述第三区域和所述第四区域进行电连接，其中所述电连接与所述第二区域绝缘。
10.根据权利要求8所述的集成电路，其中，所述第一区域、所述第一衬底区域、所述第二区域和所述第三区域以从所述半导体衬底的顶表面至所述半导体衬底的底表面的顺序被布置在所述半导体衬底中。
11.根据权利要求10所述的集成电路，其中，所述第二衬底区域由所述第一导电类型的阻挡层区域与所述半导体衬底中的第一衬底区域分离。
12.根据权利要求10所述的集成电路，其中，所述第二衬底区域、所述第二区域以及所述第四区域以从所述半导体衬底的顶表面至所述半导体衬底的底表面的顺序被布置在所述半导体衬底中。
13.一种集成电路，包括：
垂直肖克利二极管，所述垂直肖克利二极管包括：
第一晶体管，所述第一晶体管具有第一发射极、第一基极和第一集电极；以及
第二晶体管，所述第二晶体管具有第二发射极、连接至所述第一集电极的第二基极、以及连接至所述第一基极的第二集电极；以及
垂直第三晶体管，所述垂直第三晶体管具有连接至所述第二发射极的第三发射极、连接至所述第二基极的第三基极、以及
第三集电极；
开关，所述开关被耦合在所述第一发射极与所述第二发射极和所述第三发射极之间；
控制电路，所述控制电路被配置用于响应于在所述第三集电极处的信号来选择性激励所述开关。
14.根据权利要求13所述的集成电路，进一步包括，被耦合在电源节点与所述第三集电极之间的电阻器。
15.根据权利要求13所述的集成电路，其中，所述控制电路被配置为接收第一阈值电压和第二阈值电压，所述控制电路可操作为当所述信号具有超过所述第一阈值的电压时使得所述开关导通，以及所述控制电路进一步可操作为当所述信号的电压超过所述第二阈值时使得所述开关关断。
16.根据权利要求15所述的集成电路，其中，所述第二阈值大于所述第一阈值。