互连结构的形成方法和曝光对准系统与流程

本发明涉及半导体制造领域，特别涉及一种互连结构的形成方法和曝光对准系统。

背景技术：

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大。为了提高器件的集成度，目前的半导体芯片往往包括多层半导体结构；不同层的半导体结构之间通过互连结构实现连接。

参考图1至图4，示出了现有技术中一种互连结构形成方法各个步骤的结构示意图。此处，以形成连接第一待连接件和第二待连接件的插塞为例进行说明。

如图1所示，首先形成基底10，所述基底10包括第一待连接件ma以及覆盖所述第一待连接件ma的低K介质层11。所述基底10表面形成有图形化的介质层20，图形化的介质层20内形成有第一开口21，所述第一开口21用于定义第二待连接件的位置。

参考图2，在所述第一开口21中填充介电材料，形成氧化介电层50；并在氧化介电层50上形成图形化的光刻胶层60。所述图形化的光刻胶层60在所述第一待连接件ma上方形成有第二开口61，所述第二开口61用于定义连接第一待连接件ma和第二待连接件的插塞的位置。

结合参考图3和图4，对所述氧化介电层50和所述低K介质层11进行多次刻蚀，在所述低K介质层11内形成第三开口。所述第三开口包括用于形成第二待连接件的沟槽12以及用于形成插塞的接触孔13。之后，依次向所述接触孔13和所述沟槽12中填充导电材料，形成插塞va以及第二待连接件ma+1。

然而，采用现有技术形成的半导体结构存所形成互连结构中的插塞va容易偏离第一待连接件ma的正上方，从而使插塞va与基底10内与第一待连接件ma相邻的器件mb之间的距离过小，容易引起桥接甚至短路的问题，从而影响 所形成半导体器件的性能。

技术实现要素：

本发明解决的问题是提供一种互连结构的形成方法和曝光对准系统，以减少桥接或者短路问题的出现，以提高所形成半导体器件的性能。

为解决上述问题，本发明提供一种互连结构的形成方法，用于形成连接第一待连接件和第二待连接件的互连结构，包括：

提供晶圆，所述晶圆表面上形成有第一导电层；

提供用于形成第一待连接件的第一掩膜图形，所述第一掩膜图形中设置有多个用于形成第一对准件的第一对准标记；

通过所述第一掩膜图形对所述第一导电层图形化，在所述晶圆表面形成第一待连接件以及第一对准件，并在第一导电层图形化的过程中获得所述第一掩膜图形中第一对准标记的坐标，作为所述第一对准件的标准坐标；

获得晶圆上所述第一对准件的测量坐标；

形成覆盖所述晶圆和所述第一待连接件的第一介质层和位于所述第一介质层表面的第一掩膜层；

提供用于形成第二待连接件的第二掩膜图形，所述第二掩膜图形中设置有多个用于形成第二对准件的第二对准标记；

通过所述第二掩膜图形对所述第一掩膜层图形化，在所述第一掩膜层中形成第一开口以及第二对准件，所述第一开口用于定义所述第二待连接件的位置，并在第一掩膜层图形化的过程中，获得所述第二掩膜图形中第二对准标记的坐标，作为所述第二对准件的标准坐标；

获得晶圆上所述第二对准件的测量坐标；

形成填充所述第一开口并覆盖所述第一掩膜层的第二介质层和位于所述第二介质层上的第二掩膜层；

根据第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标，用于表征所述晶圆位置的偏差；

根据前一晶圆中的第一待连接件和第二待连接件与所形成的互连结构的层叠偏移获得调整补偿值；

根据所述晶圆坐标和调整补偿值调整晶圆位置；

提供用于形成互连结构的第三掩膜图形；

在晶圆位置调整之后，根据所述第三掩膜图形对所述第二掩膜层进行图形化，在所述第二掩膜层中形成第二开口，以在第一介质层和第二介质层中形成所述互连结构。

可选的，提供第二掩膜图形的步骤包括：所述第二掩膜图形中第二对准标记的数量与所述第一掩膜层中第一对准标记的数量相等；对所述第一掩膜层图形化的步骤包括：所述第二对准件的数量与所述第一对准件的数量相等。

可选的，提供第一掩膜图形的步骤包括：所述第一对准标记的数量不少于三个；对所述第一导电层图形化的步骤包括：所述第一对准件的数量不少于三个。

可选的，所述形成方法包括：根据同一坐标系获得第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标。

可选的，形成互连结构的过程中，所述晶圆设置于晶圆工件台上，所述晶圆上设置有划片线；以晶圆工件台的中心为原点，所述晶圆工件台平面内与所述划片线相平行的直线为X轴和Y轴建立工件台坐标系；所述形成方法还包括：根据所述工件台坐标系获得第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标。

可选的，获得晶圆坐标的步骤包括：根据第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标以及晶圆坐标建立超定方程组；求解所述超定方程组，获得所述晶圆坐标。

可选的，求解所述超定方程组的步骤包括：采用最小二乘法求解所述超定方程组。

可选的，获得调整补偿值的步骤包括：测量前一晶圆中所形成的互连结构和前一晶圆中第一待连接件之间的第一层叠偏移以及所述互连结构与前一 晶圆中第二待连接件之间的第二层叠偏移；根据所述第一层叠偏移和所述第二层叠偏移获得所述调整补偿值。

可选的，测量层叠偏移的步骤包括：采用迭对测量仪获得所述第一层叠偏移和所述第二层叠偏移。

可选的，获得所述调整补偿值的步骤包括：采用先进工艺控制系统获得所述调整补偿值。

相应的，本发明还提供一种曝光对准系统，用于在晶圆上形成互连结构的过程中实现曝光对准，所述晶圆表面形成有根据第一掩膜图形图形化的第一导电层和根据第二掩膜图形图形化的第一掩膜层，所述第一掩膜图形中设置有多个用于形成第一对准件的第一对准标记，所述图形化的第一导电层内形成有第一待连接件和第一对准件，所述第二掩膜图形中设置有多个用于形成第二对准件的第二对准标记，所述图形化的第一掩膜层内形成有第一开口和第二对准件，所述第一开口用于定义所述第二待连接件的位置，所述晶圆上设置有第一掩膜层上的第二掩模层，所述曝光对准系统用于在所述第二掩模层中形成第二开口的过程中实现曝光对准，所述第二开口用于定义所述互连结构的位置，包括：

晶圆模块，用于在第一导电层图形化的过程中获得所述第一掩膜图形中第一对准标记的坐标，作为第一对准件的标准坐标，在第一掩膜层图形化的过程中获得所述第二掩膜图形中第二对准标记的坐标，作为第二对准件的标准坐标；还用于在第一导电层图形化之后，测量所述第一对准件的位置坐标作为所述第一对准件的测量坐标，在第一掩膜层图形化之后，测量所述第二对准件的位置坐标作为所述第二对准件的测量坐标；还用于根据第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标；

补偿模块，用于获取前一晶圆中的第一待连接件和第二待连接件与所形成的互连结构的层叠偏移，并根据所述层叠偏移获得调整补偿值；

控制模块，与所述晶圆模块和所述补偿模块相连，获得所述晶圆坐标和所述调整补偿值，还用于根据所述晶圆坐标和所述调整补偿值调整晶圆的位 置以实现曝光对准。

可选的，所述第二对准标记的数量与所述第一对准标记的数量相等。

可选的，所述第一对准标记的数量不少于三个。

可选的，所述晶圆模块包括：标准单元，用于在第一导电层图形化的过程中获得所述第一掩膜图形中第一对准标记的坐标，作为第一对准件的标准坐标；还用于在第一掩膜层图形化的过程中获得所述第二掩膜图形中第二对准标记的坐标，作为第二对准件的标准坐标；测量单元，用于在第一导电层图形化之后，测量所述第一对准件的位置坐标作为所述第一对准件的测量坐标；还用于在第一掩膜层图形化之后，测量所述第二对准件的位置坐标作为所述第二对准件的测量坐标；调整单元，与所述标准单元和所述测量单元相连，用于根据第一对准件和第二对准件的标准坐标以及第一对准件和第二对准件的测量坐标获得晶圆坐标，所述晶圆坐标用于表征所述晶圆位置的偏差。

可选的，所述标准单元和所述测量单元根据同一坐标系获得第一对准件和第二对准件的标准坐标以及第一对准件和第二对准件的测量坐标。

可选的，形成互连结构的过程中，所述晶圆设置于晶圆工件台上，所述晶圆上设置有划片线；以晶圆工件台的中心为原点，所述晶圆工件台平面内与所述划片线相平行的直线为X轴和Y轴建立工件台坐标系；所述标准单元和所述测量单元根据所述工件台坐标系获得第一对准件和第二对准件的标准坐标以及第一对准件和第二对准件的测量坐标。

可选的，所述补偿模块包括：迭对单元，用于测量前一晶圆中所形成的互连结构和前一晶圆中第一待连接件之间的第一层叠偏移以及所述互连结构与前一晶圆中第二待连接件之间的第二层叠偏移；补偿单元，与所述迭对单元相连，用于根据所述第一层叠偏移和所述第二层叠偏移获得调整补偿值。

可选的，所述迭对单元包括：迭对测量仪。

可选的，所述补偿单元包括：先进工艺控制系统。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在形成互连结构的曝光过程中，根据第一对准件的标准坐标和测 量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标，以表征所述晶圆位置的偏差；在第二掩膜层中形成第二开口的过程中，根据所述晶圆坐标调整晶圆位置，由第二开口定义位置而形成的互联结构能够与所述第一待连接件和所述第二待连接件均具有较好的对准，能够有效提高所形成半导体器件的性能，提高器件制造良品率。

本发明的可选方案中，所述调整补偿值是根据前一晶圆中所形成的互连结构和前一晶圆中第一待连接件之间的第一层叠偏移以及所述互连结构和前一晶圆中第二待连接件之间的第二层叠偏移获得。因此所述调整补偿值不仅能够补偿形成所述第一待连接件过程中所产生的层叠偏移，还能够补偿形成定位第二待连接件的第一开口的工艺过程中所产生的层叠偏移。从而能够使后续形成的互连结构能够与所述第一待连接件以及第二待连接件具有较好的对准效果，能够提高所形成半导体器件的性能，提高器件制造良品率。

附图说明

图1至图6是现有技术中一种互连结构形成方法各个步骤的结构示意图；

图7至图16是本发明所提供互连结构的形成方法一实施例各个步骤的结构示意图；

图17和图18是本发明所提供曝光对准系统一实施例的示意图。

具体实施方式

由背景技术可知，现有技术中所形成的互连结构中的插塞存在偏离第一待连接件的问题。现结合所述插塞的形成过程分析其偏离问题的原因：

结合参考图1和图2，现有技术中，是在形成用以定义第二待连接件ma+1位置的第一开口21之后，再形成用以定义连接第一待连接件ma和第二待连接件ma+1的插塞位置的第二开口61。

结合参考图5和图6，图5示出了对所述光刻胶层60进行曝光过程中进行晶圆对准的示意图，图6示出了所形成的插塞va与第一待连接件ma和第二待连接件ma+1相对位置的示意图。

在对所述光刻胶层60进行图形化的曝光工艺中，进行晶圆对准以及层叠 偏移补偿都是以后续用于形成第二待连接件ma+1的图形中的对准标记22为基准的。

在形成第二待连接件ma+1的过程中，由于工艺偏差，所述第二待连接件ma+1与第一待连接件ma之间常常会有层叠偏移(Overlay shift)，在第二待连接件ma+1与第一待连接件ma之间存在第一层叠偏移量OVL1；类似的，在形成插塞va的过程中也会与第二待连接件ma+1之间存在第二层叠偏移量OVL2。

所以，最终形成的插塞va与第一待连接件ma之间层叠偏移量OVL3可能是第一层叠偏移量OVL1和第二层叠偏移量OVL2的叠加，从而使插塞va与第一待连接件ma之间的层叠偏移更大，引起桥接甚至短路的问题，影响所形成半导体器件的性能。

为解决所述技术问题，本发明提供一种互连结构的形成方法，包括：

提供晶圆，所述晶圆表面上形成有第一导电层；提供用于形成第一待连接件的第一掩膜图形，所述第一掩膜图形中设置有多个用于形成第一对准件的第一对准标记；通过所述第一掩膜图形对所述第一导电层图形化，在所述晶圆表面形成第一待连接件以及第一对准件，并在第一导电层图形化的过程中获得所述第一掩膜图形中第一对准标记的坐标，作为所述第一对准件的标准坐标；获得晶圆上所述第一对准件的测量坐标；形成覆盖所述晶圆和所述第一待连接件的第一介质层和位于所述第一介质层表面的第一掩膜层；提供用于形成第二待连接件的第二掩膜图形，所述第二掩膜图形中设置有多个用于形成第二对准件的第二对准标记；通过所述第二掩膜图形对所述第一掩膜层图形化，在所述第一掩膜层中形成第一开口以及第二对准件，所述第一开口用于定义所述第二待连接件的位置，并在第一掩膜层图形化的过程中，获得所述第二掩膜图形中第二对准标记的坐标，作为所述第二对准件的标准坐标；获得晶圆上所述第二对准件的测量坐标；形成填充所述第一开口并覆盖所述第一掩膜层的第二介质层和位于所述第二介质层上的第二掩膜层；根据第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标，用于表征所述晶圆位置的偏差；根据前一晶圆中的第一待连接件和第二待连接件与所形成的互连结构的层叠偏移获得调整补偿值；根据所 述晶圆坐标和调整补偿值调整晶圆位置；提供用于形成互连结构的第三掩膜图形；在晶圆位置调整之后，根据所述第三掩膜图形对所述第二掩膜层进行图形化，在所述第二掩膜层中形成第二开口，以在第一介质层和第二介质层中形成所述互连结构。

本发明在形成互连结构的曝光过程中，根据第一对准件的标准坐标和的测量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标，以表征所述晶圆位置的偏差；在第二掩膜层中形成第二开口的过程中，根据所述晶圆坐标调整晶圆位置，由第二开口定义位置而形成的互联结构能够与所述第一待连接件和所述第二待连接件均具有较好的对准，能够有效提高所形成半导体器件的性能，提高器件制造良品率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图7至图17，示出了本发明所提供互连结构的形成方法一实施例的示意图。

需要说明的是，本实施例中，所述互联结构用于形成第一待连接件和第二待连接件的电连接。

参考图7，提供晶圆100，所述晶圆100表面形成有第一导电层101。

具体的，所述晶圆100是后续工艺的操作平台。所述晶圆100的材料选自单晶硅、多晶硅或者非晶硅；所述晶圆100也可以选自硅、锗、砷化镓或者硅锗化合物；所述晶圆100也可以选择具有外延层或外延层上硅结构；所述晶圆100还可以是其他半导体材料，本发明对此不作任何限制。本实施例中，所述晶圆100的材料为硅。

所述第一导电层101后续用于形成所述第一待连接件。所述第一导电层101的材料为导电材料，后续通过对所述第一导电层101的图形化形成第一待连接件。本实施例中，所述第一导电层101的材料为金属，可以通过化学气相沉积的方式在所述晶圆101表面形成第一导电层101。

参考图8，提供用于形成第一待连接件的第一掩膜图形，所述第一掩膜图形中设置有多个用于形成第一对准件的第一对准标记。

具体的，本实施例中，提供第一掩膜板110，所述第一掩膜板110中设置有第一掩膜图形，所述第一掩膜图形包含有与所述第一待连接件相对应的第一连接件图形，用于对所述第一导电层101进行图形化以形成所述第一待连接件。

此外，所述第一掩膜图形中还设置有多个第一对准标记，利用所述第一掩膜板110对所述第一导电层101图形化的过程中，所述第一对准标记对所述第一导电层101的图形化形成第一对准件。

需要说明的是，为了能够实现后续半导体工艺中的曝光对准，也为了提高曝光对准的精度，本实施例中，所述第一掩膜图形中第一对准标记的数量不少于三个。

结合参考图9，通过所述第一掩膜图形对所述第一导电层101图形化，在所述晶圆100表面形成第一待连接件111以及第一对准件112，并在第一导电层图形化的过程中获得所述第一掩膜图形中第一对准标记的坐标，作为所述第一对准件的标准坐标。

具体的，利用包含有第一掩膜图形的第一掩膜板110，对所述第一导电层101进行图形化，在所述晶圆100表面形成第一待连接件111以及第一对准件112。

本实施例中，对所述第一导电层101进行图形化的步骤包括：在所述第一导电层101表面形成第一光刻胶层；以所述第一掩膜板110为掩膜，对所述第一光刻胶层进行曝光、显影工艺，使所述第一光刻胶层中形成第一掩膜图形；再以包含有第一掩膜图形中的第一光刻胶层为掩膜，刻蚀所述第一导电层101，以形成第一待连接件111和第一对准件112。

此外，在对所述第一光刻胶层进行曝光的过程中，根据所述第一掩膜板110中第一掩膜图形，获得所述第一对准标记的坐标，作为所述第一对准件的标准坐标。所述第一对准件的标准坐标为根据第一掩膜图形中第一对准标记所形成无缺陷的第一对准件的坐标，也就是说，所述第一对准件的标准坐标为在理想工艺条件下(没有任何工艺缺陷的情况下)根据第一掩膜图形中第一对准标记所形成的第一对准件的坐标。

本实施例中，通过模拟计算的方式根据所述第一掩膜图形获得理想工艺条件下，所形成的所述第一对准件的坐标，作为所述第一对准件的标准坐标。本实施例中，所述第一对准件的标准坐标为：(X_1,1,Y_1,1)，(X_1,2,Y_1,2)，(X_1,3,Y_1,3)，……，(X_1,N,Y_1,N)。

需要说明的是，由于所述第一掩膜图形中包含有至少三个第一对准标记，因此在所述晶圆100表面形成的第一对准件的数量也不少于三个。

继续参考图9，获得晶圆100上所述第一对准件112的测量坐标。

本实施例中，在对所述第一导电层101图形化之后，通过光刻机的扫描仪(scanner)直接测量所述第一对准件112的位置坐标以作为所述第一对准件112的测量坐标：(x_1,1,y_1,1)，(x_1,2,y_1,2)，(x_1,3,y_1,3)，……，(x_1,N,y_1,N)。

参考图10，形成覆盖所述晶圆100和所述第一待连接件111的第一介质层131和位于所述第一介质层131表面的第一掩膜层132。

所述第一介质层131用于实现不同半导体器件之间的电隔离。具体的，所述第一介质层131的材料可以选自氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种组合。本实施例中，所述第一介质层131的材料为氧化硅。

后续在所述第一掩膜层132中形成用于定义第二待连接件的第二开口。本实施例中，所述第一掩膜层132的材料为氮化硅。

参考图11，提供用于形成第二待连接件的第二掩膜图形，所述第二掩膜图形中设置有多个用于形成第二对准件的第二对准标记。

本实施例中，提供第二掩膜板140，所述第二掩膜板140中设置有第二掩膜图形，所述第二掩膜图形包含有与所述第二待连接件相对应的第二连接件图形，用于对所述第一掩膜层132进行图形化，以在所述第一掩膜层132中形成第一开口，所述第一开口用于定义所述第二待连接件的位置。

此外，所述第二掩膜图形中还设置有多个第二对准标记，利用所述第二掩膜板140对所述第一掩膜层132进行图形化的过程中，所述第二对准标记对所述第一掩膜层132的图形化形成第一对准件。

需要说明的是，为了能够实现后续半导体工艺中的曝光对准，本实施例中，所述第二掩膜图形中第二对准标记的数量与所述第一掩膜图形中第一对准标记的数量相等。本实施例中，所述第一掩膜图形中第一对准件的数量不少于三个，因此所述第二掩膜图形中第二对准标记的数量也不少于三个。

结合参考图12，通过所述第二掩膜图形对所述第一掩膜层132图形化，在所述第一掩膜层132中形成第一开口141以及第二对准件142，所述第一开口141用于定义所述第二待连接件的位置，并在第一掩膜层132图形化的过程中，获得所述第二掩膜图形中第二对准标记的坐标，作为所述第二对准件142的标准坐标。

具体的，利用包含有第二掩膜图形的第二掩膜板140，对所述第一掩膜层132进行图形化，在所述晶圆100表面形成第一开口141以及第二对准件142。

对所述第一掩膜层132的图形化的步骤包括：在所述第二掩模层132表面形成第二光刻胶层；以所述第二掩膜板140为掩膜，对所述第二光刻胶层进行曝光、显影工艺，在所述第二光刻胶层中形成第二掩膜图形；再以包含有第二掩膜图形的第一光刻胶层为掩膜，刻蚀所述第一掩膜层132，以形成第一开口141和第二对准件142。

在对所述第一掩膜层132进行曝光的过程中，根据所述第二掩膜板140中第二掩膜图形，获得所述第二对准标记的坐标，作为所述第二对准件的标准坐标。所述第二对准件的标准坐标为根据所述第二掩膜图形中第二对准标记所形成无缺陷的第一对准件的坐标，也就是说，所述第一对准件的标准坐标为理想工艺条件下(没有任何工艺缺陷的情况下)根据第一掩膜图形中第一对准标记所形成的第一对准件的坐标。

本实施例中，通过模拟技术的方式根据所述第二掩膜图形获得理想工艺条件下，所形成的所述第二对准件的坐标，作为所述第二对准件的标准坐标。本实施例中，所述第二对准件的标准坐标为：(X_2,1,Y_2,1)，(X_2,2,Y_2,2)，(X_2,3,Y_2,3)，……，(X_2,N,Y_2,N)。

需要说明的是，由于所述第二掩膜图形中第二对准标记的数量与所述第一掩膜图形中第一对准标记的数量相等，且数量不少于三个。因此在所述第 一掩膜层132中形成的第二对准件142的数量与所述第一对准件112的数量相等，且也不少于三个。

继续参考图12，获得晶圆100上所述第二对准件142的测量坐标。

本实施例中，在图形化所述第一掩模层132之后，通过光刻机的扫描仪直接测量所述第二对准件142的位置坐标以作为所述第二对准件142的测量坐标：(x_2,1,y_2,1)，(x_2,2,y_2,2)，(x_2,3,y_2,3)，……，(x_2,N,y_2,N)。

需要说明的是，为了简化对准过程，提高工艺效率，本实施例中，根据同一坐标系获得第一对准件112的标准坐标和测量坐标以及第二对准件142的标准坐标和测量坐标。

结合参考图13，在形成互连结构的过程中，所述晶圆100设置于晶圆工件台1000上，所述晶圆100上设置有划片线103。以晶圆工件台1000的中心为原点O，所述晶圆工件台1000平面内与所述划片线相平行的直线为X轴和Y轴建立工件台坐标系。本实施例中，根据所述工件台坐标系获得第一对准件112的标准坐标和测量坐标以及第二对准件142的标准坐标和测量坐标。

参考图14，形成填充所述第一开口并覆盖所述第一掩模层132的第二介质层151和位于所述第二介质层151上的第二掩膜层152。

所述第二介质层151也用于实现不同半导体器件之间的电隔离。具体的，本实施例中，所述第二介质层152的材料也为氧化硅，可以通过化学气相沉积、物理气相沉积或者原子层沉积等方式形成。

所述第二掩膜层152用于形成第二开口以定义连接所述第一待连接件111和第二待连接件的互连结构的位置。本实施例中，所述第二掩膜层152的材料也为氮化硅。

之后，根据第一对准件112的标准坐标和测量坐标以及第二对准件142的标准坐标和测量坐标获得晶圆坐标，用于表征所述晶圆100位置的偏差。

获得晶圆100坐标的步骤包括：首先，根据第一对准件112的标准坐标和测量坐标以及第二对准件142的标准坐标和测量坐标以及晶圆100坐标建立超定方程组。

需要说明的是，由于所述晶圆100与晶圆工件台位置发生偏移的情况主要为侧移、放大和旋转，因此所述晶圆坐标包括侧移坐标T、放大坐标E以及旋转坐标R。

其中侧移坐标T(x,y)表示：晶圆100与晶圆工件台的位置发生侧移，使得晶圆100的中心与工件台坐标系之间存在向某一方向的侧移；旋转坐标R(x,y)表示：晶圆100与晶圆工件台的位置发生旋转，使得晶圆100与晶圆工件台坐标系之间存在一定角度的旋转；放大坐标E(x,y)表示：晶圆100与晶圆工件台之间的间距发生偏移，会使得后续对所述第二掩模层152进行图形化后，在所述第二掩膜层152中形成的第二开口发生放大或缩小。

具体的，本实施例中，结合所述第一对准件的标准坐标：(X_1,1,Y_1,1)，(X_1,2,Y_1,2)，(X_1,3,Y_1,3)，……，(X_1,N,Y_1,N)、测量坐标：(x_1,1,y_1,1)，(x_1,2,y_1,2)，(x_1,3,y_1,3)，……，(x_1,N,y_1,N)；所述第二对准件的标准坐标：(X_2,1,Y_2,1)，(X_2,2,Y_2,2)，(X_2,3,Y_2,3)，……，(X_2,N,Y_2,N)、测量坐标：(x_2,1,y_2,1)，(x_2,2,y_2,2)，(x_2,3,y_2,3)，……，(x_2,N,y_2,N)；以及晶圆坐标T(x,y)、E(x,y)和R(x,y)，可以建立如下超定方程组：

需要说明的是，此处以X坐标为例进行说明，Y坐标与所述X坐标相似，本发明在此不再赘述。

在建立超定方程组之后，求解所述超定方程组，以获得所述晶圆坐标。

具体的，本实施例中，采用最小二乘法求解所述超定方程组，以获得所述晶圆坐标：t(x,y)，e(x,y)，r(x,y)。

由于所述晶圆坐标是根据第一对准件112的标准坐标和测量坐标以及第二对准件142的标准坐标和测量坐标，因此所述晶圆坐标既计入了形成第一待 连接件111过程中晶圆100位置的偏移，也计入了形成第二待连接件过程中晶圆100位置的偏移。

所以后续根据所述晶圆坐标调整晶圆100位置，既能够补偿形成第一待连接件111过程中晶圆100位置的偏移，也能够补偿形成第二待连接件过程中晶圆100位置的偏移，从而能够有效的改善所形成的互连结构与所述第一待连接件111和第二待连接件的对准效果，提高所形成半导体器件的性能，提高器件制造良品率。

接着，根据前一晶圆中的第一待连接件和第二待连接件与所形成的互连结构的层叠偏移获得调整补偿值。

需要说明的是，所述调整补偿值包括：晶圆侧移调整补偿值t^×、晶圆放大调整补偿值e^×和晶圆旋转调整补偿值r^×以及单次曝光旋转补偿值sr和单词曝光旋转补偿值sm。

其中，晶圆侧移调整补偿值t^*、晶圆放大调整补偿值e^*以及晶圆旋转调整补偿值r^*是用于补偿由于晶圆与晶圆工件台位置发生侧移、放大和旋转时所产生的层叠偏移：晶圆侧移调整补偿值t^×用于补偿晶圆与晶圆工件台之间发生侧移时所产生的层叠偏移；晶圆放大调整补偿值e^×用于补偿晶圆与晶圆工件台之间的间距发生偏移时所产生的层叠偏移；晶圆旋转调整补偿值r^×用于补偿晶圆与晶圆工件台之间发生旋转时所产生的层叠偏移。

而单次曝光旋转补偿值sr和单词曝光旋转补偿值sm则是用于在每一次曝光时，晶圆与晶圆工件台位置发生放大和旋转时所产生的层叠偏移。

获得调整补偿值的步骤包括：测量前一晶圆中所形成的互连结构和前一晶圆中第一待连接件之间的第一层叠偏移以及所述互连结构与前一晶圆中第二待连接件之间的第二层叠偏移。

具体的，本实施例中，在前一晶圆中形成互连结构和第二待连接件之后，通过光刻机的迭对测量仪直接测量前一晶圆中所形成的互连结构和前一晶圆中第一待连接件之间的第一层叠偏移以及所述互连结构与前一晶圆中第二待连接件之间的第二层叠偏移。

之后，根据所述第一层叠偏移和所述第二层叠偏移获得所述调整补偿值。

具体的，本实施例中通过先进工艺控制系统(Advanced Process Control，APC)根据所述第一层叠偏移和所述第二层叠偏移获得相应的调整补偿值。

需要说明的是，当晶圆100为所述形成方法处理的第一个晶圆时，由于没有前一晶圆以供获得调整补偿值，获得调整补偿值的步骤中，所述调整补偿值设置为预先设定的默认值。

具体的，本实施例中，所述调整补偿值的默认值均为0。但是为了提高器件制造的良品率，在第一个晶圆曝光完成后，可以将所述第一个晶圆进行清洗，去除曝光完成的光刻胶，再次重新进行涂胶曝光，以获得对准效果较好的半导体结构。

之后，根据所述晶圆坐标和调整补偿值调整晶圆位置。

具体的，本实施例中，所述形成方法中采用的光刻机具有机械控制部分，所述机械控制部分根据所述晶圆坐标和所述调整补偿值对所述晶圆的位置进行调整。

参考图15，提供用于形成互连结构的第三掩膜图形；

本实施例中，提供第三掩膜板160，所述第三掩膜板160中设置有第三掩膜图形，所述第三掩膜图形与互连结构向对应，所述互连结构用于实现第一待连接件111和第二待连接件之间的电连接。

结合参考图16，在晶圆100位置调整之后，根据所述第三掩膜图形对所述第二掩膜层152进行图形化，在所述第二掩膜层152中形成第二开口161，以在第一介质层151和第二介质层131中形成所述互连结构。

具体的，利用包含有第三掩膜图形的第三掩膜板160，对所述第二掩膜层152进行图形化，在所述第二掩膜层152中形成第二开口161。对所述第二掩膜层152进行图形化的步骤包括：在所述第二掩膜层152表面形成第三光刻胶层；以所述第三掩膜板160为掩膜，对所述第三光刻胶层进行曝光、显影工艺，在所述第二掩膜层152中形成第三开口161，所述第三开口161用于定义所述互连结构的位置。

之后，再以所述第二掩膜层152为掩膜，刻蚀所述第二介质层151和所述 第一介质层131，以在所述第一介质层131和第二介质层151中形成用于定义所述互连结构位置的第四开口，并通过填充所述第四开口以形成所述互连结构。

由于在形成第二开口161之前调整了晶圆100位置，且晶圆100位置的调整过程中同时考虑的与第一待连接件111之间的对准关系，以及与第二待连接件之间的对准关系，因此根据所述第二开口161所形成的互连结构与所述第一待连接件111和第二待连接件之间均具有较好的对准关系，从而提高了所形成半导体器件的性能，提高了器件制造良品率。

相应的，本发明还提供一种曝光对准系统，用于在晶圆上形成互连结构的过程中实现曝光对准，所述晶圆表面形成有根据第一掩膜图形图形化的第一导电层和根据第二掩膜图形图形化的第一掩膜层，所述第一掩膜图形中设置有多个用于形成第一对准件的第一对准标记，所述图形化的第一导电层内形成有第一待连接件和第一对准件，所述第二掩膜图形中设置有多个用于形成第二对准件的第二对准标记，所述图形化的第一掩膜层内形成有第一开口和第二对准件，所述第一开口用于定义所述第二待连接件的位置，所述晶圆上设置有第一掩膜层上的第二掩模层，所述曝光对准系统用于在所述第二掩模层中形成第二开口的过程中实现曝光对准，所述第二开口用于定义所述互连结构的位置，包括：

晶圆模块，用于在第一导电层图形化的过程中获得所述第一掩膜图形中第一对准标记的坐标，作为第一对准件的标准坐标，在第一掩膜层图形化的过程中获得所述第二掩膜图形中第二对准标记的坐标，作为第二对准件的标准坐标；还用于在第一导电层图形化之后，测量所述第一对准件的位置坐标作为所述第一对准件的测量坐标，在第一掩膜层图形化之后，测量所述第二对准件的位置坐标作为所述第二对准件的测量坐标；还用于根据第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标；补偿模块，用于获取前一晶圆中的第一待连接件和第二待连接件与所形成的互连结构的层叠偏移，并根据所述层叠偏移获得调整补偿值；控制模块，与所述晶圆模块和所述补偿模块相连，获得所述晶圆坐标和所述调整补偿值，还用于根据所述晶圆坐标和所述调整补偿值调整晶圆的位置以实现曝光对准。

参考图17，示出了本发明所提供曝光对准系统一实施例的功能框图。

需要说明的是，所述曝光对准系统用于在晶圆内形成互连结构的过程中实现曝光对准，其中所述互连结构用于实现第一待连接件和第二待连接件的电连接。

结合参考图18，示出图17所示曝光对准系统所处理的晶圆的结构示意图。

所述晶圆包括：

晶圆300以及位于晶圆300表面根据第一掩膜图形图形化的第一导电层(图中未标示)，所述第一掩膜图形中设置有多个用于形成第一对准件的第一对准标记，所述图形化的第一导电层内形成有第一待连接件311和第一对准件312；覆盖所述第一待连接件311、第一对准件312以及晶圆300的第一介质层331以及位于所述第一介质层331表面根据第二掩膜图形图形化的第一掩膜层332，所述第二掩膜图形中设置有多个用于形成第二对准件的第二对准标记，所述图形化的第一掩膜层332内形成有第一开口(图中未标示)和第二对准件342，所述第一开口用于定义所述第二待连接件的位置；填充所述第一开口且覆盖所述第一掩膜层332和第一介质层331的第二介质层351；位于所述第二介质层351上的第二掩膜层352。

本实施例中，为了后续在形成互连结构的过程中实现曝光对准，所述第一掩膜图形中包含有至少三个第一对准标记，因此在所述晶圆300表面形成的第一对准件312的数量也不少于三个。

此外，为了能够实现后续半导体工艺中的曝光对准，本实施例中，所述第二掩膜图形中第二对准标记的数量与所述第一掩膜图形中第一对准标记的数量相等。本实施例中，所述第一掩膜图形中第一对准件的数量不少于三个，因此所述第二掩膜图形中第二对准标记的数量也不少于三个。因此在所述第一掩膜层332中形成的第二对准件342的数量与所述第一对准件312的数量相等，且也不少于三个.

需要说明的是，所述曝光对准系统用于在所述第二掩模层352中形成第二开口，所述第二开口用于定义所述互连结构的位置。

继续参考图17，所述曝光对准系统包括：

晶圆模块210，用于在第一导电层图形化的过程中获得所述第一掩膜图形中第一对准标记的坐标，作为第一对准件的标准坐标，在第一掩膜层图形化的过程中获得所述第二掩膜图形中第二对准标记的坐标，作为第二对准件的标准坐标；还用于在第一导电层图形化之后，测量所述第一对准件的位置坐标作为所述第一对准件的测量坐标，在第一掩膜层图形化之后，测量所述第二对准件的位置坐标作为所述第二对准件的测量坐标；还用于根据第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标。

具体的，所述晶圆模块210包括：

标准单元211，用于在第一导电层图形化的过程中获得所述第一掩膜图形中第一对准标记的坐标，作为第一对准件的标准坐标；还用于在第一掩膜层图形化的过程中获得所述第二掩膜图形中第二对准标记的坐标，作为第二对准件的标准坐标。

本实施例中，对所述第一导电层进行图形化的过程包括：提供晶圆，所述晶圆表面形成有第一导电层；在第一导电层表面形成第一光刻胶层；提供包含有第一掩膜图形的第一掩膜板，以所述第一掩膜板为掩模对所述第一光刻胶层进行曝光、显影工艺，使所述第一光刻胶层中形成第一掩膜图形；再以包含有第一掩膜图形中的第一光刻胶层为掩膜，刻蚀所述第一导电层，以形成第一待连接件和第一对准件。

设置于第一掩膜板内的所述第一掩膜图形包含有与所述第一待连接件相对应的第一连接件图形，用于对所述第一导电层进行图形化以形成所述第一待连接件；所述第一掩膜图形内还设置有多个用于形成第一对准件的第一对准标记，用于对所述第一导电层进行图形化以形成所述第一对准件。

本实施例中，在采用第一掩膜板对所述第一光刻胶层进行曝光的过程中，所述标准单元211测量设置于第一掩膜板内第一掩膜图形中第一对准标记的坐标，作为所述第一对准件的标准坐标：(X_1,1,Y_1,1)，(X_1,2,Y_1,2)，(X_1,3,Y_1,3)，……，(X_1,N,Y_1,N)。

所以所述第一对准件的标准坐标为根据第一掩膜图形中第一对准标记所 形成无缺陷的第一对准件的坐标，也就是说，所述第一对准件的标准坐标为在理想工艺条件下(没有任何工艺缺陷的情况下)根据第一掩膜图形中第一对准标记所形成的第一对准件的坐标。

本实施例中，对所述第一掩膜层的图形化的步骤包括：在所述第二掩模层表面形成第二光刻胶层；以所述第二掩膜板为掩膜，对所述第二光刻胶层进行曝光、显影工艺，在所述第二光刻胶层中形成第二掩膜图形；再以包含有第二掩膜图形的第一光刻胶层为掩膜，刻蚀所述第一掩膜层，以形成第一开口和第二对准件。

设置于第二掩膜板内的所述第二掩膜图形包含有与所述第二待连接件相对应的第二连接件图形，用于对所述第一掩膜层进行图形化以形成第一开口，所述第一开口用于定义所述第二待连接件的位置；所述第二掩膜图形内还设置有多个用于形成第二对准件的第二对准标记，用于对所述第一掩膜层进行图形化以形成所述第二对准件。

本实施例中，在采用第二掩膜板对所述第二光刻胶层进行曝光的过程中，所述标准单元211测量设置于第二掩膜板内第二掩膜图形中第二对准标记的坐标，作为所述第二对准件的标准坐标：(X_2,1,Y_2,1)，(X_2,2,Y_2,2)，(X_2,3,Y_2,3)，……，(X_2,N,Y_2,N)。

所以所述第二对准件的标准坐标为根据第二掩膜图形中第二对准标记所形成无缺陷的第二对准件的坐标，也就是说，所述第二对准件的标准坐标为在理想工艺条件下(没有任何工艺缺陷的情况下)根据第二掩膜图形中第二对准标记所形成的第二对准件的坐标。

测量单元212，用于在第一导电层图形化之后，测量所述第一对准件的位置坐标作为所述第一对准件的测量坐标；还用于在第一掩膜层图形化之后，测量所述第二对准件的位置坐标作为所述第二对准件的测量坐标。

具体的，在第一导电层图形化之后，所述测量单元212直接测量所述第一对准件的位置坐标，作为所述第一对准件的测量坐标：：(x_1,1,y_1,1)，(x_1,2,y_1,2)，(x_1,3,y_1,3)，……，(x_1,N,y_1,N)。此外，在第一掩膜层图形化之后，所述测量单元212还会直接测量所述第二对准件的位置坐标，作为第二对准件的测量 坐标：(x_2,1,y_2,1)，(x_2,2,y_2,2)，(x_2,3,y_2,3)，……，(x_2,N,y_2,N)。本实施例中，所述测量单元212可以为工艺过程中所使用的光刻机的扫描仪(scanner)。

需要说明的是，为了简化对准过程，提高工艺效率，本实施例中，所述标准单元211和测量单元212根据同一坐标系获得第一对准件和第二对准件的标准坐标以及第一对准件和第二对准件的测量坐标。

具体的，在第一导电层图形化和第一掩膜层图形化的过程中，所述晶圆都设置于晶圆工件台上，所述晶圆上设置有划片线。以晶圆工件台的中心为原点，所述晶圆工件台平面内与所述划片线相平行的直线为X轴和Y轴建立工件台坐标系。本实施例中，所述标准单元211和测量单元212根据所述工件台坐标系获得第一对准件和第二对准件的标准坐标以及第一对准件和第二对准件的测量坐标。

所述晶圆模块210还包括：调整单元213，与所述标准单元211和所述测量单元212相连，用于根据第一对准件和第二对准件的标准坐标以及第一对准件和第二对准件的测量坐标获得晶圆坐标，所述晶圆坐标用于表征所述晶圆位置的偏差。

需要说明的是，由于所述晶圆与晶圆工作台位置发生偏移的情况主要为侧移、放大和旋转，因此所述晶圆坐标包括侧移坐标T、放大坐标E以及旋转坐标R。

其中侧移坐标T(x,y)表示：晶圆与晶圆工作台的位置发生侧移，使得晶圆的中心与工作台坐标系之间存在向某一方向的侧移；旋转坐标R(x,y)表示：晶圆与晶圆工作台的位置发生旋转，使得晶圆与晶圆工作台坐标系之间存在一定角度的旋转；放大坐标E(x,y)表示：晶圆与晶圆工作台之间的间距发生偏移，会使得后续对所述第二掩膜层进行图形化后，在所述第二掩膜层中形成的第二开口发生放大或缩小。

具体的，所述调整单元213，与所述标准单元211相连，接收所述标准单元211获得的第一对准件和第二对准件的标准坐标；与所述测量单元212相连，接收所述测量单元212获得的第一对准件和第二对准件的测量坐标；所述调整 单元213根据第一对准件和第二对准件的标准坐标以及第一对准件和第二对准件的测量坐标，并结合晶圆坐标，建立超定方程：

需要说明的是，此处以X坐标为例进行说明，Y坐标与所述X坐标相似，本发明在此不再赘述。

之后，所述调整单元213通过求解所述超定方程，以获得所述晶圆坐标。本实施例中，所述调整单元213通过最小二乘法求解所述超定方程，获得所述晶圆坐标：t(x,y)，e(x,y)，r(x,y)。

由于所述调整单元213是根据第一对准件和第二对准件的标准坐标以及第一对准件和第二对准件的测量坐标。因此所述调整单元213获得的所述晶圆坐标既计入了形成第一待连接件过程中晶圆位置的偏移，也计入了形成第二待连接件过程中晶圆位置的偏移。所以，所述晶圆坐标所表征的晶圆位置的偏差既考虑了形成第一待连接件过程中晶圆位置的偏差，也考虑了形成第二待连接件过程中晶圆位置的偏差。所以后续根据所述晶圆坐标调整晶圆位置，既能够补偿形成第一待连接件过程中晶圆位置的偏差，也能够补偿形成第二待连接件过程中晶圆位置的偏差，从而能够有效的改善所形成的互连结构与所述第一待连接件和第二待连接件的对准效果，提高所形成半导体器件的性能，提高器件制造良品率。

所述曝光对准系统还包括：补偿模块220，用于获取前一晶圆中的第一待连接件和第二待连接件与所形成的互连结构的层叠偏移，并根据所述层叠偏移获得调整补偿值。

需要说明的是，所述调整补偿值包括：晶圆侧移调整补偿值t^×、晶圆放大调整补偿值e^×和晶圆旋转调整补偿值r^×以及单次曝光旋转补偿值sr和单词曝 光旋转补偿值sm。其中，晶圆侧移调整补偿值t^*、晶圆放大调整补偿值e^*以及晶圆旋转调整补偿值r^*是用于补偿由于晶圆与晶圆工作台位置发生侧移、放大和旋转时所产生的层叠偏移：晶圆侧移调整补偿值t^×用于补偿晶圆与晶圆工作台之间发生侧移时所产生的层叠偏移；晶圆放大调整补偿值e^×用于补偿晶圆与晶圆工作台之间的间距发生偏移时所产生的层叠偏移；晶圆旋转调整补偿值r^×用于补偿晶圆与晶圆工作台之间发生旋转时所产生的层叠偏移。而单次曝光旋转补偿值sr和单词曝光旋转补偿值sm则是用于在每一次曝光时，晶圆与晶圆工作台位置发生放大和旋转时所产生的层叠偏移。

具体的，所述补偿模块220包括：

迭对单元221，用于测量前一晶圆中所形成的互连结构和前一晶圆中第一待连接件之间的第一层叠偏移以及所述互连结构与前一晶圆中第二待连接件之间的第二层叠偏移。

具体的，前一晶圆形成互连结构之后，所述迭对单元221直接测量前一晶圆中所形成的互连结构和前一晶圆中第一待连接件之间的第一层叠偏移以及所述互连结构与前一晶圆中第二待连接件之间的第二层叠偏移。本实施例中，所述迭对单元221可以为工艺过程中所使用的光刻机的迭对测量仪。

所述补偿模块220还包括：补偿单元222，与所述迭对单元221相连，用于根据所述第一层叠偏移和所述第二层叠偏移获得调整补偿值。

具体的，所述补偿单元222与所述迭对单元221相连，接收所述迭对单元221获得的所述第一层叠偏移和第二层叠偏移；所述补偿单元222根据所述第一层叠偏移和所述第二层叠偏移获得调整补偿值。本实施例中，所述补偿单元222为先进工艺控制系统(Advanced Process Control，APC)。

继续参考图17，所述曝光对准系统还包括：控制模块230，与所述晶圆模块210和所述补偿模块220相连，获得所述晶圆坐标和所述调整补偿值，还用于根据所述晶圆坐标和所述调整补偿值调整晶圆的位置。

具体的，所述控制模块230与所述晶圆模块210相连，接收所述晶圆模块210获得的晶圆坐标；与所述补偿模块220相连，获取所述补偿模块220获得的调整补偿值；所述控制模块230还用于根据所述晶圆坐标和所述调整补偿值调 整所述晶圆的位置，以实现曝光对准。

具体的，本实施例中，所述控制模块230可以为工艺过程中所使用光刻机的机械控制部件，所述机械控制部件可以根据所述晶圆坐标和所述调整补偿值对所述晶圆位置进行调整，从而实现曝光对准。

综上，本发明在形成互连结构的曝光过程中，根据第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标，以表征所述晶圆位置的偏差；在第二掩膜层中形成第二开口的过程中，根据所述晶圆坐标调整晶圆位置，由第二开口定义位置而形成的互联结构能够与所述第一待连接件和所述第二待连接件均具有较好的对准，能够有效提高所形成半导体器件的性能，提高器件制造良品率。此外本发明的可选方案中，所述调整补偿值是根据前一晶圆中所形成的互连结构和前一晶圆中第一待连接件之间的第一层叠偏移以及所述互连结构和前一晶圆中第二待连接件之间的第二层叠偏移获得。因此所述调整补偿值不仅能够补偿形成所述第一待连接件过程中所产生的层叠偏移，还能够补偿形成定位第二待连接件的第一开口的工艺过程中所产生的层叠偏移。从而使后续形成的互连结构能够与所述第一待连接件以及第二待连接件具有较好的对准效果，能够提高所形成半导体器件的性能，提高器件制造良品率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。