包括表面互连和包含无电镀填充物的空腔的封装基板的制作方法

本申请要求于2014年4月11日向美国专利商标局提交的美国非临时专利申请No.14/251,486的优先权和权益，其全部内容通过援引纳入于此。

背景

领域

各种特征涉及包括表面互连和沟槽的封装基板，该沟槽包括无电镀填充物。

背景技术：

图1解说了常规集成封装100，其包括基板102、一组互连104、第一管芯106、第二管芯108、第一组管芯到封装互连116、第二组管芯到封装互连118、以及第三组焊球120。第三组焊球120用于基板到主板互连。第一组管芯到封装互连116和/或第二组焊球118可以是焊球。该组互连104包括位于基板102内部的迹线。第一管芯106通过第一组互连116耦合至基板102。第二管芯108通过第二组互连118耦合至基板102。第三组焊球120耦合至基板102。第一管芯106和第二管芯108通过基板102中的该组互连104耦合至第三组焊球120。典型情况下，第三组焊球120耦合至印刷电路板(PCB)(未示出)。

常规的集成封装(诸如图1中描述的那个集成封装)具有某些限制和不利方面。例如，常规的集成封装受限于布线密度并且可能制造成本较高。存在提供生产成本较低以及具有较佳(例如，较高)布线密度特性的集成器件的需要。因此，需要具有低剖型但还占据尽可能小的台面的成本高效的集成封装。理想地，此类集成封装还将提供与管芯的较高密度连接。

概述

本文描述的各种特征、装置和方法提供一种封装基板。

第一示例提供了一种基板，其包括第一介电层、第一互连、第一空腔、以及第一无电镀金属层。第一介电层包括第一表面和第二表面。第一互连在第一介电层的第一表面上。第一空腔穿过第一介电层的第一表面。第一无电镀金属层在第一空腔中形成。第一无电镀金属层定义嵌入在第一介电层中的第二互连。

根据一方面，该基板包括穿过第一介电层的第一表面的第二空腔以及形成在第二空腔中的第二无电镀金属层，其中第二无电镀金属层定义嵌入在第一介电层中的第三互连。

根据一个方面，该基板包括第一介电层的第一表面上的第一焊盘；穿过第一介电层的第一通孔，该第一通孔耦合至第一焊盘；以及嵌入在第一介电层中的第二焊盘，其中第二焊盘通过第一介电层的第二表面嵌入，其中第二焊盘耦合至第一通孔。

根据一方面，该基板包括包含第一表面和第二表面的核心层，其中该核心层的第一表面耦合至第一介电层的第二表面。

在一些实现中，该核心层包括第一通孔。

在一些实现中，该基板包括包含第一表面和第二表面的第二介电层，其中该第二介电层的第一表面耦合至核心层的第二表面。

根据一个方面，该基板包括嵌入在第一介电层的第一表面中的第三互连，其中该第三互连包括无电镀金属层；以及在第一介电层的第一表面上的第一焊盘，其中第一焊盘耦合至第三互连。

根据一方面，该基板包括在第一介电层上的抗蚀层。

根据一个方面，该基板是至少封装基板和/或中介体中的一者。

根据一方面，该基板被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。

第二示例提供了一种装备，其包括包含第一表面和第二表面的第一介电层、在第一介电层的第一表面上的第一互连装置、穿过第一介电层的第一表面的第一空腔、以及至少部分地形成在第一空腔中的第一无电镀互连装置。

根据一方面，该装备包括穿过第一介电层的第一表面的第二空腔，并且第二无电镀互连装置被至少部分地形成在该第二空腔中。

根据一个方面，该装备包括在第一介电层的第一表面上的第一焊盘；穿过第一介电层的第一垂直互连装置，该第一垂直互连耦合至第一焊盘；以及嵌入在第一介电层中的第二焊盘，第二焊盘通过第一介电层的第二表面嵌入，其中第二焊盘耦合至第一垂直互连装置。

根据一方面，该装备包括包含第一表面和第二表面的核心层，其中该核心层的第一表面耦合至第一介电层的第二表面。在一些实现中，该核心层包括第一垂直互连装置。在一些实现中，该装备包括包含第一表面和第二表面的第二介电层，其中该第二介电层的第一表面耦合至核心层的第二表面。

根据一个方面，该装备包括嵌入在第一介电层的第一表面中的第三无电镀互连装置，以及在第一介电层的第一表面上的第一焊盘，该第一焊盘耦合至第三无电镀互连装置。

根据一方面，该装备包括在第一介电层上的抗蚀层。

根据一个方面，该装备是至少基板和/或中介体中的一者。

根据一个方面，该装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。

第三示例提供了一种用于制造基板的方法。该方法形成包括第一表面和第二表面的第一介电层。该方法在第一介电层的第一表面上形成第一互连。该方法形成穿过第一介电层的第一表面的第一空腔。该方法至少部分地在第一空腔中形成第一无电镀金属，其中该第一无电镀金属定义嵌入在第一介电层中的第二互连。

根据一方面，该方法形成穿过第一介电层的第一表面的第二空腔。该方法至少部分地在第二空腔中形成第二无电镀金属，其中该第二无电镀金属定义嵌入在第一介电层中的第三互连。

根据一个方面，该方法在第一介电层的第一表面上形成第一焊盘。该方法形成穿过第一介电层的第一通孔，该第一通孔耦合至第一焊盘。该方法形成嵌入在第一介电层中的第二焊盘。第二焊盘通过第一介电层的第二表面来嵌入，其中第二焊盘耦合至第一通孔。

根据一方面，该方法形成包括第一表面和第二表面的核心层，其中该核心层的第一表面是在第一介电层的第二表面上形成的。在一些实现中，该核心层包括第一通孔。在一些实现中，该方法形成包括第一表面和第二表面的第二介电层，其中该第二介电层的第一表面是在核心层的第二表面上形成的。

根据一个方面，该方法形成嵌入在第一介电层的第一表面中的第三互连，该第三互连包括无电镀金属层。该方法在第一介电层的第一表面上形成第一焊盘，其中该第一焊盘耦合至第三互连。

根据一方面，该方法在第一介电层上形成抗蚀层。

根据一个方面，该基板是至少封装基板和/或中介体中的一者。

根据一方面，基板被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。

附图

在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。

图1解说了常规的集成器件的剖型视图。

图2解说了封装基板的核心的示例。

图3解说了无核基板的示例，其包括嵌入式沟槽、和在介电层的表面上用半加成工艺形成的迹线，其中在该沟槽中具有选择性的无电镀铜填充物。

图4解说了有核基板的示例，其包括嵌入式沟槽、和在介电层的表面上用半加成工艺形成的迹线，其中在该沟槽中具有选择性的无电镀铜填充物。

图5解说了无核基板的示例，其包括嵌入式沟槽、和在介电层的表面上用半加成工艺形成的迹线，其中在该沟槽中具有选择性的无电镀铜填充物。

图6解说了有核基板的示例，其包括嵌入式沟槽、和在介电层的表面上用半加成工艺形成的迹线，其中在该沟槽中具有选择性的无电镀铜填充物。

图7解说了包括嵌入式沟槽和在介电层的表面上用半加成工艺形成的迹线的基板的平面视图的示例，其中在该沟槽中具有选择性的无电镀铜填充物。

图8(包括图8A、图8B、和图8C)解说了用于提供/制造包括嵌入式沟槽和在介电层的表面上用半加成工艺形成的迹线的基板的示例性序列，其中在该沟槽中具有选择性的无电镀铜填充物。

图9解说了用于提供/制造包括嵌入式沟槽和在介电层的表面上用半加成工艺形成的迹线的基板的方法的流程图，其中在该沟槽中具有选择性的无电镀铜填充物。

图10(包括图10A和图10B)解说了用于提供/制造包括无电镀金属层的基板的示例性序列。

图11解说用于提供/制造包括无电镀金属层的基板的方法的流程图。

图12解说了用于使用半加成图案化(SAP)工艺来提供/制造互连的方法的流程图。

图13解说了用于使用半加成图案化(SAP)工艺来提供/制造互连的序列。

图14解说了包括嵌入式沟槽和在介电层的表面上用半加成工艺形成的迹线的无核基板的另一示例，其中在该沟槽中具有选择性的无电镀铜填充物。

图15解说了包括嵌入式沟槽和在介电层的表面上用半加成工艺形成的迹线的有核基板的另一示例，其中在该沟槽中具有选择性的无电镀铜填充物。

图16解说了可集成本文描述的半导体器件、管芯、封装基板、集成电路和/或PCB的各种电子设备。

详细描述

在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。

总览

一些新颖特征涉及包括第一介电层、第一互连、第一空腔、以及第一无电镀金属层的基板。第一介电层包括第一表面和第二表面。第一互连在第一介电层的第一表面上。第一空腔穿过第一介电层的第一表面。在第一介电层的表面上(包括在第一介电层的至少第一空腔中)选择性地形成第一无电镀金属层。在一些实现中，在第一无电镀金属层的诸部分上选择性地形成第二金属层。在一些实现中，使用半加成图案化(SAP)工艺来选择性地形成第二金属层。在一些实现中，形成在第一空腔中的第一无电镀金属层定义嵌入式高密度互连。在一些实现中，第一无电镀金属层和/或第二金属层定义第一介电层的表面上的互连(例如，迹线、焊盘)。在一些实现中，该封装基板包括耦合至第一介电层的核心层。在一些实现中，该核心层包括一组互连。

包括无电镀金属层的示例性封装基板

图3概念地解说了包括表面互连和空腔的封装基板的示例，该空腔包括无电镀填充物。具体地，图3解说了封装基板300，其包括第一介电层302、第一焊盘304、通孔306、第二焊盘308、第一互连310、第二互连312、第一空腔320、以及第三互连322。

第一介电层302具有第一表面(例如，顶表面)和第二表面(例如，底表面)。第一表面与第二表面对向。不同的实现可以将不同的材料用于第一介电层302。在一些实现中，第一介电层302可以是经填充的环氧树脂。

第一焊盘304位于第一介电层302的第一表面上。通孔306穿过第一介电层302。第一焊盘304耦合至通孔306的第一部分(例如，顶部、顶表面)。第二焊盘308嵌入在第一介电层302的第二表面中。第二焊盘308耦合至通孔306的第二部分(例如，底部、底表面)。不同的实现可以对第一焊盘304、通孔306、和/或第二焊盘308使用不同的材料。在一些实现中，第一焊盘304、通孔306、以及第二焊盘308包括金属层(例如，铜层)。

第一互连310在第一介电层302的第一表面上。在一些实现中，第一互连310是第一介电层302的第一表面上的迹线。第二互连312嵌入在第一介电层302的第二表面中。在一些实现中，第二互连312是嵌入在第一介电层302的第二表面中的迹线。不同实现可以将不同材料用于第一和第二互连310和312。在一些实现中，第一和第二互连310和312包括金属层(例如，铜层)。

图3还解说了空腔320穿过第一介电层302的第一表面。不同实现可将不同工艺用于在第一介电层302中制造空腔320。在一些实现中，空腔320通过第一介电层302的第一表面部分地穿过第一介电层302。在一些实现中，至少部分地用第三互连322来填充空腔320。在一些实现中，第三互连322是由无电镀填充物制成的迹线。在一些实现中，无电镀填充物是无电镀金属层(例如，无电镀铜层)。

在一些实现中，第三互连322是电耦合封装基板上的两个管芯的高密度和/或细节距互连。在图7中进一步描述可电耦合两个管芯的互连的示例。在一些实现中，两个毗邻互连322(例如，迹线、沟槽中的无电镀填充互连)之间的间隔为约5微米(μm)或更小。在一些实现中，两个毗邻互连(例如，迹线)之间的间隔为约3微米(μm)或更小。

在一些实现中，第三互连322由不同于第一互连310和/或第二互连312的材料制成。例如，第三互连322包括无电镀金属层，并且第一互连310和/或第二互连312包括金属层。

图3解说了不具有核心层的封装基板。然而，在一些实现中，封装基板可包括核心层。

图4概念地解说了包括核心层、表面互连和空腔的封装基板的示例，该空腔包括无电镀填充物。具体地，图4解说了封装基板400，其包括核心层402、第一介电层404、第二介电层406、第一焊盘410、第一通孔412、第二焊盘414、第二通孔416、第三焊盘418、第三通孔420、以及第四焊盘422。封装基板400还包括第一互连424、空腔430、以及第二互连432。

核心层402具有第一表面(例如，顶表面)和第二表面(例如，底表面)。第一表面与第二表面对向。不同实现可将不同材料用于核心层402。在一些实现中，核心层402可由至少一个介电层制成。第一介电层404耦合至核心层402的第一表面。第二介电层406耦合至核心层402的第二表面。在一些实现中，第一介电层404和第二介电层406是预浸介电层。

第一焊盘410位于第一介电层404的第一表面(例如，顶表面)上。第一通孔412穿过第一介电层404。第一焊盘410耦合至第一通孔412的第一部分(例如，顶部、顶表面)。第二焊盘414嵌入在第一介电层404的第二表面(例如，底表面)中。第二焊盘414耦合至第一通孔412的第二部分(例如，底部、底表面)。

第二通孔416穿过核心层402。第二焊盘414耦合至第二通孔416的第一部分(例如，顶部、顶表面)。第二焊盘414在核心层402的第一表面上。第三焊盘418耦合至第二通孔416的第二部分(例如，底部、底表面)。

第三焊盘418在核心层402的第二表面(例如，底表面)上。第三焊盘418嵌入在第二介电层406的第一表面中。第三通孔420穿过第二介电层406。第三焊盘418耦合至第三通孔420的第一部分(例如，顶部、顶表面)。第四焊盘422在第二介电层406的第二表面(例如，底表面)上。第四焊盘422耦合至第三通孔420的第二部分(例如，底部、底表面)。

不同实现可将不同材料用于第一焊盘410、第一通孔412、第二焊盘414、第二通孔416、第三焊盘418、第三通孔420、以及第四焊盘422。在一些实现中，第一焊盘410、第一通孔412、第二焊盘414、第二通孔416、第三焊盘418、第三通孔420、以及第四焊盘422包括金属层(例如，铜层)。

第一互连424在第一介电层404的第一表面上。在一些实现中，第一互连424是第一介电层404的第一表面上的迹线。不同实现可以将不同材料用于第一互连424。在一些实现中，第一互连424包括金属层(例如，铜层)。

图4还解说了空腔430穿过第一介电层404的第一表面。不同实现可将不同工艺用于在第一介电层404中制造空腔430。在一些实现中，空腔430通过第一介电层404的第一表面来部分地穿过第一介电层404。在一些实现中，至少部分地用第二互连432来填充空腔430。在一些实现中，第二互连432是由无电镀填充物制成的迹线。在一些实现中，无电镀填充物是无电镀金属层(例如，无电镀铜层)。

在一些实现中，第二互连432是电耦合封装基板上的两个管芯的高密度和/或细节距互连。在图7中进一步描述可电耦合两个管芯的互连的示例。在一些实现中，两个毗邻互连432(例如，迹线、沟槽中的无电镀填充互连)之间的间隔为约5微米(μm)或更小。在一些实现中，两个毗邻互连(例如，迹线)之间的间隔为约3微米(μm)或更小。

在一些实现中，第二互连432由不同于第一互连424的材料制成。例如，第二互连432包括无电镀金属层，并且第一互连424包括金属层。

图3-4解说了一些实现的示例性高级封装基板。图5-6以更多细节来解说示例性封装基板。在一些实现中，除了图5-6具有更多细节之外，图5-6的封装基板类似于图3-4的封装基板。

图5概念地解说了包括表面互连和空腔的封装基板的示例，该空腔包括无电镀填充物。具体地，图5解说了封装基板500，其包括第一介电层502、第一焊盘504、通孔506、第二焊盘508、第一互连510、第二互连512、第一空腔520、以及第三互连522。第一介电层502具有第一表面(例如，顶表面)和第二表面(例如，底表面)。第一表面与第二表面对向。不同的实现可以将不同的材料用于第一介电层502。在一些实现中，第一介电层502可以是基板。

第一焊盘504位于第一介电层502的第一表面上。在一些实现中，第一焊盘504包括第一金属层503和第二金属层505。在一些实现中，第一金属层503是晶种层。在一些实现中，第一金属层503是无电镀填充层(例如，无电镀金属层)。通孔506穿过第一介电层502。在一些实现中，通孔506包括第一金属层507和第二金属层509。在一些实现中，第一金属层507是晶种层。在一些实现中，第一金属层507是无电镀填充层(例如，无电镀金属层)。在一些实现中，第一金属层507还可在通孔506的侧壁上形成。

第一焊盘504耦合至通孔506的第一部分(例如，顶部、顶表面)。第二焊盘508嵌入在第一介电层502的第二表面中。第二焊盘508耦合至通孔506的第二部分(例如，底部、底表面)。不同的实现可以对第一焊盘504、通孔506、和第二焊盘508使用不同的材料。在一些实现中，第一焊盘504、通孔506、以及第二焊盘508包括金属层(例如，铜层)。

第一互连510在第一介电层502的第一表面上。在一些实现中，第一互连510是第一介电层502的第一表面上的迹线。在一些实现中，第一互连510包括第一金属层511和第二金属层513。在一些实现中，第一金属层511是晶种层。在一些实现中，第一金属层511是无电镀填充层(例如，无电镀金属层)。

第二互连512嵌入在第一介电层502的第二表面中。在一些实现中，第二互连512是嵌入在第一介电层502的第二表面中的迹线。不同实现可以将不同材料用于第一和第二互连510和512。在一些实现中，第一和第二互连510和512包括金属层(例如，铜层)。

图5还解说了空腔520穿过第一介电层502的第一表面。不同实现可将不同工艺用于在第一介电层502中制造空腔520。在一些实现中，空腔520通过第一介电层502的第一表面来部分地穿过第一介电层502。在一些实现中，至少部分地用第三互连522来填充空腔520。在一些实现中，第三互连522是由无电镀填充物制成的迹线。在一些实现中，无电镀填充物是无电镀金属层(例如，无电镀铜层)。

在一些实现中，第三互连522是电耦合封装基板上的两个管芯的高密度和/或细节距互连。在图7中进一步描述可电耦合两个管芯的互连的示例。在一些实现中，两个毗邻互连522(例如，迹线)之间的间隔为约5微米(μm)或更小。在一些实现中，两个毗邻互连(例如，迹线)之间的间隔为约3微米(μm)或更小。

在一些实现中，第三互连522由不同于第一互连510和/或第二互连512的材料制成。例如，第三互连522包括无电镀金属层，并且第一互连510和/或第二互连512包括金属层。

图5解说了不具有核心层的封装基板(例如，无核封装基板)。然而，在一些实现中，封装基板可包括核心层(例如，有核封装基板)。

图6概念地解说了包括核心层、表面互连和空腔的封装基板的示例，该空腔包括无电镀填充物。具体地，图6解说了封装基板600，其包括核心层602、第一介电层604、第二介电层606、第一焊盘610、第一通孔612、第二焊盘614、第二通孔616、第三焊盘618、第三通孔620、以及第四焊盘622。封装基板600还包括第一互连624、空腔630、以及第二互连632。

核心层602具有第一表面(例如，顶表面)和第二表面(例如，底表面)。第一表面与第二表面对向。不同实现可将不同材料用于核心层602。在一些实现中，核心层602可由至少一个介电层制成。第一介电层604耦合至核心层602的第一表面。第二介电层606耦合至核心层602的第二表面。在一些实现中，第一介电层604和第二介电层606是预浸介电层。

第一焊盘610位于第一介电层604的第一表面(例如，顶表面)上。在一些实现中，第一焊盘610包括第一金属层611和第二金属层613。在一些实现中，第一金属层611是晶种层。在一些实现中，第一金属层611是无电镀填充层(例如，无电镀金属层)。第一通孔612穿过第一介电层604。第一焊盘610耦合至第一通孔612的第一部分(例如，顶部、顶表面)。在一些实现中，第一通孔612包括第一金属层615和第二金属层617。在一些实现中，第一金属层615还可在通孔612的侧壁上形成。在一些实现中，第一金属层615是晶种层。在一些实现中，第一金属层615是无电镀填充层(例如，无电镀金属层)。第二焊盘614嵌入在第一介电层604的第二表面(例如，底表面)中。第二焊盘614耦合至第一通孔612的第二部分(例如，底部、底表面)。

第二通孔616穿过核心层602。第二焊盘614耦合至第二通孔616的第一部分(例如，顶部、顶表面)。第二焊盘614在核心层602的第一表面上。第三焊盘618耦合至第二通孔616的第二部分(例如，底部、底表面)。

第三焊盘618在核心层602的第二表面(例如，底表面)上。第三焊盘618嵌入在第二介电层606的第一表面中。第三通孔620穿过第二介电层606。第三焊盘618耦合至第三通孔620的第一部分(例如，顶部、顶表面)。第四焊盘622在第二介电层606的第二表面(例如，底表面)上。第四焊盘622耦合至第三通孔620的第二部分(例如，底部、底表面)。在一些实现中，第三通孔620包括第一金属层621和第二金属层623。在一些实现中，第一金属层621还可在通孔620的侧壁上形成。在一些实现中，第一金属层621是晶种层。在一些实现中，第一金属层621是无电镀填充层(例如，无电镀金属层)。

不同实现可将不同材料用于第一焊盘610、第一通孔612、第二焊盘614、第二通孔616、第三焊盘618、第三通孔620、以及第四焊盘622。在一些实现中，第一焊盘610、第一通孔612、第二焊盘614、第二通孔616、第三焊盘618、第三通孔620、以及第四焊盘622包括金属层(例如，铜层)。

第一互连624在第一介电层604的第一表面上。在一些实现中，第一互连624是第一介电层604的第一表面上的迹线。不同实现可以将不同材料用于第一互连624。在一些实现中，第一互连624包括金属层(例如，铜层)。在一些实现中，第一互连624包括第一金属层625和第二金属层627。在一些实现中，第一金属层625是晶种层。在一些实现中，第一金属层625是无电镀填充层(例如，无电镀金属层)。

图6还解说了空腔630穿过第一介电层604的第一表面。不同实现可将不同工艺用于在第一介电层604中制造空腔630。在一些实现中，空腔630通过第一介电层604的第一表面部分地穿过第一介电层604。在一些实现中，至少部分地用第二互连630来填充空腔632。在一些实现中，第二互连632是由无电镀填充物制成的迹线。在一些实现中，无电镀填充物是无电镀金属层(例如，无电镀铜层)。

在一些实现中，第二互连632是电耦合封装基板上的两个管芯的高密度和/或细节距互连。在图7中进一步描述可电耦合两个管芯的互连的示例。在一些实现中，两个毗邻互连632(例如，迹线)之间的间隔为约5微米(μm)或更小。在一些实现中，两个毗邻互连(例如，迹线)之间的间隔为约3微米(μm)或更小。

在一些实现中，第二互连632由不同于第一互连624的材料制成。例如，第二互连632包括无电镀金属层，并且第一互连624包括金属层。

图3-6解说了不具有阻焊层的封装。然而，在一些实现中，可以在封装的第一表面(例如，顶表面)和/或第二表面(例如，底表面)上选择性地形成一个或多个阻焊层。在图14-15中描述具有一个或多个阻焊层的封装的若干示例。

包括无电镀金属层的示例性封装基板

图7解说了耦合至两个管芯的封装基板的平面视图的示例。具体地，图7解说了封装基板702、第一管芯704、第二管芯706、一组互连710、第一组焊盘714、第二组焊盘716、第三焊盘724、以及第四焊盘726。在一些实现中，封装基板702表示图3、4、5和/或6的封装基板300、400、500和/或600中的至少一者。然而，封装基板702可表示本公开中的其他封装基板。

该组互连710是封装基板702的表面上的嵌入式迹线。在一些实现中，该组互连710是由无电镀填充物制成的迹线。在一些实现中，无电镀填充物是无电镀金属层(例如，无电镀铜层)。在一些实现中，该组互连710可包括来自图3、4、5和/或6的互连322、432、522和/或632中的至少一者。在一些实现中，该组互连710位于封装基板702中的一组空腔中。在一些实现中，该组互连710的至少一部分覆盖有阻焊层。在一些实现中，封装基板702的至少一部分覆盖有阻焊层。在图14-15中进一步描述覆盖有一个或多个阻焊层的封装基板的示例。

在一些实现中，该组互连710是电耦合第一管芯704和第二管芯706的高密度和/或细节距互连。在一些实现中，来自该组互连710的两个毗邻互连(例如，迹线)之间的间隔为约5微米(μm)或更小。在一些实现中，来自该组互连710的两个毗邻互连(例如，迹线)之间的间隔为约3微米(μm)或更小。

该组互连710耦合至第一组焊盘714。第一组焊盘714可耦合至第一管芯704。该组互连710耦合至第二组焊盘716。第二组焊盘716可耦合至第二管芯706。第三焊盘724可以是通孔焊盘。第三焊盘724可耦合至第一管芯704。第四焊盘726可以是通孔焊盘。第四焊盘726可耦合至第二管芯706。

用于提供包括无电镀金属层的封装基板的示例性序列

在一些实现中，提供包括包含无电镀填充物的空腔的封装基板包括若干工艺。图8(其包括图8A-8C)解说了用于提供封装基板的示例性序列。在一些实现中，图8A-8C的序列可被用于提供/制造图3和/或5的封装基板、和/或本公开中所描述的其他封装基板。

应当注意，图8A-8C的序列可以组合一个或多个阶段以简化和/或阐明用于提供封装基板的序列。

如图8A的阶段1中所示，提供核心层800。在一些实现中，核心层800是临时核心层。在一些实现中，提供核心层800可包括从供应商接收核心层或者制造核心层。不同实现可将不同材料用于核心层。在一些实现中，核心层800是介电层。核心层800包括第一金属层802和第二金属层804。第一金属层802耦合至核心层800的第一表面(例如，顶表面)。第二金属层804耦合至核心层800的第二表面(例如，底表面)。在一些实现中，提供核心层包括提供第一金属层802和/或第二金属层804。在一些实现中，提供第一金属层802和/或第二金属层804包括从供应商接收第一金属层802和/或第二金属层804连同核心层800或者在核心层800上制造第一金属层802和/或第二金属层804。

在阶段2，在第一金属层802上提供干膜抗蚀剂(DFR)806。在一些实现中，提供DFR 806包括在第一金属层802上形成(例如，层压)DFR 806以及选择性地移除DFR 806以定义第一金属层802上的图案。在一些实现中，这些图案包括DFR 806中的一个或多个空腔(例如，空腔807)。在一些实现中，选择性地移除DFR 806包括使DRF 806暴光，以及使DFR 806显影以形成包括一个或多个空腔的图案。

在阶段3，在DFR 806的空腔(例如，空腔807)中提供第三金属层808。不同的实现可不同地提供第三金属层808。在一些实现中，在一个或多个空腔中以及在第一金属层802上形成第三金属层808。在一些实现中，第三金属层808是使用金属镀敷工艺来提供的。

在阶段4，移除DFR 806。在一些实现中，移除DFR 806包括剥离DFR 806，而留下第三金属层808。不同实现可将不同工艺用于移除DFR 806。

在如图8B中所示的阶段5，在第一金属层802(例如，核心层800的第一表面)上提供第一介电层810。在一些实现中，提供第一介电层810包括在核心层800的第一金属层802上形成(例如，层压)第一介电层810。在一些实现中，在第三金属层808周围形成第一介电层810。

在阶段6，在第一介电层810中形成若干空腔(例如，第一空腔811、第二组空腔813)。如阶段6所示，第一空腔811形成在第三金属层808的一部分周围并且穿过第一介电层810。在一些实现中，第一空腔811是配置成定义第一介电层810中的通孔的空腔。第二组空腔813部分地穿过第一介电层810。在一些实现中，第二组空腔813是配置成定义嵌入在第一介电层810中的一组互连(例如，迹线)的一组空腔。不同实现可将不同工艺用于在第一介电层810中形成空腔。在一些实现中，激光工艺被用于在第一介电层810中形成空腔。在一些实现中，激光工艺允许第二组空腔具有约5微米(μm)或更小的间隔。在一些实现中，激光工艺允许第二组空腔具有约3微米(μm)或更小的间隔。

在阶段7，提供第四金属层814。如阶段7所示，提供第四金属层814，以使得在第一介电层810的第一表面上形成金属层。另外，提供第四金属层814，以使得至少一些空腔(例如，第一空腔811、第二组空腔813)至少部分地填充有第四金属层814。在一些实现中，第四金属层814可在空腔的侧壁上形成。阶段7解说了不在空腔811的侧面部分(例如，侧壁)上形成第四金属层814。然而，在一些实现中，在空腔811的整个侧面部分(例如，侧壁)上形成第四金属层814。在一些实现中，第四金属层814是无电镀金属层(例如，无电镀填充物、无电镀铜层)。在一些实现中，第四金属层814是晶种层。在一些实现中，提供第四金属层814包括使用无电镀镀敷工艺。在一些实现中，定义第四金属层814可定义第一介电层810中的一个或多个迹线。

在如图8C中所示的阶段8，在第四金属层814上提供干膜抗蚀剂(DFR)816。在一些实现中，提供DFR 816包括在第四金属层814上形成(例如，层压)DFR 816以及选择性地移除DFR 816以定义第四金属层814上的图案。在一些实现中，这些图案包括DFR 816中的一个或多个空腔(例如，空腔817)。在一些实现中，选择性地移除DFR 816包括使DRF 816暴光，以及使DFR 816显影以形成包括一个或多个空腔的图案。

在阶段9，在DFR 816的空腔(例如，空腔817)中提供第五金属层818。不同的实现可不同地提供第五金属层818。在一些实现中，在一个或多个空腔中以及在第四金属层814上形成第五金属层818。在一些实现中，第五金属层818是使用金属镀敷工艺来提供的。在一些实现中，提供第五金属层818可定义第一介电层810中的一个或多个通孔和/或一个或多个迹线。

在阶段10，移除DFR 816。在一些实现中，移除DFR 816包括剥离DFR816，而留下第五金属层818。不同实现可将不同工艺用于移除DFR 816。

在阶段11，移除核心层800和第二金属层804，从而留下封装基板830。在一些实现中，还可移除第一金属层802的至少一些。因此，在一些实现中，封装基板830可以包括或者可以不包括第一金属层802。在一些实现中，封装基板830类似于图3和5的封装基板300和/或500。在一些实现中，一个或多个阻焊层可被选择性地添加(例如，形成)至封装基板830的第一表面(例如，顶表面)和/或第二表面(例如，底表面)。

用于提供封装基板的示例性方法

在一些实现中，提供包括无电镀嵌入式互连的封装基板包括若干工艺。图9解说了用于提供封装基板的方法的示例性流程图。在一些实现中，图9的方法可被用于提供/制造图3和/或5的封装基板、和/或本公开中所描述的其他封装基板。

应当注意，图9的方法可以组合一个或多个工艺以简化和/或阐明用于提供封装基板的方法。在一些实现中，图9的方法可被用于提供图8A-8C中解说的序列。

该方法提供核心层(在905)。在一些实现中，提供核心层可包括从供应商接收核心层或者制造(例如，形成)核心层。不同实现可将不同材料用于核心层。图8A的阶段1解说了提供核心层的示例。

该方法在核心层上提供至少一个介电层(在910)。在一些实现中，提供至少一个介电层包括形成至少一个介电层。

该方法在介电层中提供至少一个空腔(在915)。该空腔可穿过介电层的一部分或者它可穿过整个介电层。在一些实现中，该空腔是通孔空腔。在一些实现中，该空腔是用于互连的沟槽。

该方法在介电层中提供至少一个嵌入式无电镀互连(在920)。在一些实现中，提供(例如，形成)至少一个嵌入式无电镀互连包括用金属层至少部分地填充空腔以定义互连。在一些实现中，金属层是无电镀敷金属填充物。图8B的阶段5-7解说了在介电层中提供至少一个无电镀互连的示例。

该方法在介电层上提供至少一个互连(在925)。在一些实现中，提供(例如，形成)至少一个互连包括在介电层的表面上提供互连(例如，迹线、焊盘)和/或在介电层中提供通孔。图8C的阶段8-10解说了提供至少一个互连的示例。在一些实现中，在介电层上提供至少一个互连包括半加成图案化(SAP)工艺。在图12-13中详细描述了SAP工艺的示例。

该方法移除核心层(在930)。图8C的阶段10-11解说了移除核心层的示例。

该方法在介电层上提供阻焊层(例如，焊料掩模层)(在935)。该方法进一步在阻焊层和/或介电层上提供表面抛光(在940)。

用于提供包括无电镀金属层的封装基板的示例性序列

在一些实现中，提供包括包含无电镀填充物的空腔的封装基板包括若干工艺。图10(其包括图10A-10B)解说了用于提供封装基板的示例性序列。在一些实现中，图10A-10B的序列可被用于提供/制造图4和/或6的封装基板、和/或本公开中所描述的其他封装基板。

应当注意，图10A-10B的序列可以组合一个或多个阶段以简化和/或阐明用于提供封装基板的序列。

如图10A的阶段1中所示，提供核心层1002。不同实现可将不同材料用于核心层1002。在一些实现中，核心层1002是介电层。核心层1002包括第一通孔1004、第一焊盘1006、以及第二焊盘1008。第一通孔1004穿过核心层1002。第一焊盘1006在核心层1002的第一表面(例如，顶表面)上。第一焊盘1006耦合至第一通孔1004的第一部分。第二焊盘1008在核心层1002的第二表面(例如，顶表面)上。第二焊盘10008耦合至第一通孔1008的第二部分。

在一些实现中，提供核心层1002可包括从供应商接收核心层或者制造核心层。在一些实现中，在接收到核心层1002之后提供(例如，形成)第一通孔1004、第一焊盘1006、和/或第二焊盘1008。

在阶段2，在核心层1002的第一表面(例如，顶表面)上形成第一介电层1010(例如，第一预浸层)，并且在核心层1002的第二表面(例如，底表面)上形成第二介电层1012(例如，第二预浸层)。

在阶段3，在第一介电层1010和第二介电层1012中形成若干空腔。例如，第一空腔1011被形成在第一焊盘1006的一部分周围并且穿过第一介电层1010。在一些实现中，第一空腔1011是配置成定义第一介电层1010中的通孔的空腔。第二组空腔1113部分地穿过第一介电层1010。在一些实现中，第二组空腔1013是配置成定义嵌入在第一介电层1010中的一组互连(例如，迹线)的一组空腔。第三空腔1015被形成在第二焊盘1008周围并且穿过第二介电层1012。在一些实现中，第三空腔1015是配置成定义第二介电层1012中的通孔的空腔。

不同实现可将不同工艺用于在第一介电层1010和第二介电层1012中形成空腔。在一些实现中，激光工艺被用于在第一和第二介电层1010和1012中形成空腔。在一些实现中，激光工艺允许第二组空腔具有约5微米(μm)或更小的间隔。在一些实现中，激光工艺允许第二组空腔具有约3微米(μm)或更小的间隔。

在阶段4，提供第一金属层1014。如阶段4所示，提供第一金属层1014，以使得在第一介电层1010的第一表面上形成金属层。另外，提供第一金属层1014，以使得至少一些空腔(例如，第一空腔1011、第二组空腔1013)至少部分地填充有第一金属层1014。在一些实现中，第一金属层1014是无电镀金属层(例如，无电镀填充物、无电镀铜层)。

在一些实现中，第一金属层1014可在空腔的侧壁上形成。阶段4解说了不在空腔1011的侧面部分(例如，侧壁)上形成第一金属层1014。然而，在一些实现中，在空腔1011的整个侧面部分(例如，侧壁)上形成第一金属层1014。在一些实现中，第一金属层1014是晶种层。在一些实现中，提供第一金属层1014包括使用无电镀镀敷工艺。在一些实现中，定义第一金属层1014可定义第一介电层1010中的一个或多个迹线。

另外，在阶段4，提供第二金属层1016。如阶段4所示，提供第二金属层1016，以使得在第二介电层1012的第一表面上形成金属层。此外，提供第二金属层1016，以使得至少一些空腔(例如，第三空腔1015)至少部分地填充有第二金属层1016。在一些实现中，第二金属层1016可在空腔的侧壁上形成。在一些实现中，第二金属层1016是无电镀金属层(例如，无电镀填充物、无电镀铜层)。

在一些实现中，第二金属层1016可在空腔的侧壁上形成。阶段4解说了不在空腔1015的侧面部分(例如，侧壁)上形成第二金属层1016。然而，在一些实现中，在空腔1015的整个侧面部分(例如，侧壁)上形成第二金属层1016。在一些实现中，第二属层1016是晶种层。在一些实现中，提供第二金属层1016包括使用无电镀镀敷工艺。

在如图10B中所示的阶段5，在第一金属层1014上提供干膜抗蚀剂(DFR)1020。在一些实现中，提供第一DFR 1020包括在第一金属层1014上形成(例如，层压)DFR 1020以及选择性地移除DFR 1020以定义第一金属层1014上的图案。在一些实现中，这些图案包括第一DFR 1020中的一个或多个空腔(例如，空腔1021)。在一些实现中，选择性地移除第一DFR 1020包括使第一DRF 1020暴光，以及使第一DFR 1020显影以形成包括一个或多个空腔的图案。

此外，在阶段5，在第二金属层1016上提供第二干膜抗蚀剂(DFR)1022。在一些实现中，提供第二DFR 1022包括在第二金属层1016上形成(例如，层压)第二DFR 1022以及选择性地移除第二DFR 1022以定义第二金属层1016上的图案。在一些实现中，这些图案包括第二DFR 1022中的一个或多个空腔(例如，空腔1023)。在一些实现中，选择性地移除第二DFR 1022包括使第二DRF 1022暴光，以及使第二DFR 1022显影以形成包括一个或多个空腔的图案。

在阶段6，在第一DFR 1020的空腔(例如，空腔1021)中提供第三金属层1024。不同的实现可不同地提供第三金属层1024。在一些实现中，在一个或多个空腔中以及在第一金属层1014上形成第三金属层1024。在一些实现中，第三金属层1024是使用金属镀敷工艺来提供的。在一些实现中，提供第三金属层1024可定义第一介电层1010中的一个或多个通孔和/或一个或多个迹线。

另外，在阶段6，在第二DFR 1022的空腔(例如，空腔1023)中提供第四金属层1026。不同的实现可不同地提供第四金属层1026。在一些实现中，在一个或多个空腔中以及在第二金属层1016上形成第四金属层1032。在一些实现中，第四金属层1026是使用金属镀敷工艺来提供的。在一些实现中，提供第四金属层1026可定义第二介电层1012中的一个或多个通孔和/或一个或多个迹线。

在阶段7，移除第一DFR 1020和第二DFR 1022。在一些实现中，移除第一和第二DRF 1020和1022包括剥离第一和第二DFR 1020和1022，而留下第三和第四金属层1024和1026。不同实现可使用不同工艺来移除第一和第二DFR 1020和1022。一旦移除第一和第二DFR 1020和1022，就可提供封装基板1030。在一些实现中，封装基板1030类似于图4和6的封装基板400和/或600。在一些实现中，一个或多个阻焊层可被选择性地添加(例如，形成)至封装基板1030的第一表面(例如，顶表面)和/或第二表面(例如，底表面)。

用于提供封装基板的示例性方法

在一些实现中，提供包括无电镀嵌入式互连的封装基板包括若干工艺。图11解说了用于提供封装基板的方法的示例性流程图。在一些实现中，图11的方法可被用于提供/制造图4和/或6的封装基板、和/或本公开中所描述的其他封装基板。

应当注意，图11的方法可以组合一个或多个工艺以简化和/或阐明用于提供封装基板的序列。在一些实现中，图11的方法可被用于提供图10A-10B中解说的序列。

该方法提供核心层(在1105)。在一些实现中，提供核心层可包括从供应商接收核心层或者制造(例如，形成)核心层。不同实现可将不同材料用于核心层。在一些实现中，核心层可包括至少一个通孔和至少一个焊盘。图10A的阶段1解说了提供包括通孔和焊盘的核心层的示例。

该方法在核心层上提供至少一个介电层(在1110)。在一些实现中，提供至少一个介电层包括形成至少一个介电层。

该方法在介电层中提供至少一个空腔(在1115)。该空腔可穿过介电层的一部分或者可穿过整个介电层。在一些实现中，该空腔是通孔空腔。在一些实现中，该空腔是用于互连的沟槽。

该方法在介电层中提供至少一个嵌入式无电镀互连(在1120)。在一些实现中，提供(例如，形成)至少一个嵌入式无电镀互连包括用金属层至少部分地填充空腔以定义互连。在一些实现中，该金属层是无电镀敷金属填充物。图10A的阶段2-4解说了在介电层中提供至少一个无电镀互连的示例。

该方法在介电层上提供至少一个互连(在1125)。在一些实现中，提供(例如，形成)至少一个互连包括在介电层的表面上提供互连(例如，迹线、焊盘)和/或在介电层中提供通孔。图10A-10B的阶段4-6解说了提供至少一个互连的示例。在一些实现中，在介电层上提供至少一个互连包括半加成图案化(SAP)工艺。在图12-13中详细描述了SAP工艺的示例。

该方法在介电层上提供焊料掩模层(在1130)。该方法进一步在焊料掩模层和/或介电层上提供表面抛光(在1135)。

用于使用半加成图案化(SAP)工艺来提供基板的示例性方法和序列

在本公开中，描述了用于提供和/或制造基板的众多方法和序列。在一些实现中，半加成图案化(SAP)工艺被用于在基板中/上提供和/或制造一个或多个互连(例如，迹线、通孔、焊盘)。

图12解说了用于制造包括互连的基板的半加成处理(SAP)图案化工艺的详细示例性流程图。图12将参考图13来描述，图13解说了在一些实现的SAP工艺期间基板的层(例如，核心层、预浸层)的示例性序列。

如图12所示，工艺1200可以通过(在1205)提供包括铜层和底料层(例如，涂覆有底料的铜箔)的介电层来开始。在一些实现中，铜箔涂覆以底料，并且接着被按压在未固化的核心上以形成该结构。涂覆有底料的铜箔可以是铜箔。介电层可以是基板的核心层或预浸层。如图13的阶段1中所示，底料1304位于铜箔1306与电介质1302之间。在一些实现中，铜箔1306可以是铜合成物箔。

接着，该工艺(在1210)对介电层(例如，核心层、预浸层)钻孔以创建一个或多个开口/图案特征(例如，通孔图案特征)。这可以被完成以形成将电介质的前侧与背侧相连接的一个或多个通孔/通孔特征。在一些实现中，钻孔可以由激光钻孔操作来执行。此外，在一些实现中，钻孔可横穿一个或多个金属层(例如，涂覆有底料的铜箔)。在一些实现中，该工艺还可例如通过(在1212)对层(例如，核心层)上钻出的通孔/开口除钻污来清理钻孔操作所创建的开口/图案特征(例如，通孔图案)。

该工艺接着(在1215)蚀刻掉铜箔，从而在介电层上留下底料(图13的阶段2中示出)。接着，在一些实现中，该工艺(在1220)在底料上无电涂覆铜晶种层(例如，铜材料)。在一些实现中，铜晶种层的厚度在大约0.1-1微米(μm)。图13的阶段3解说了底料1304上的铜晶种层1308。

接着，该工艺(在1225)应用干膜抗蚀剂(DFR)并且(在1230)在DFR上创建图案。图13的阶段4解说了DFR 1310被应用于铜晶种层1308的顶部，而图13的阶段5解说了DFR 1310的图案化。如阶段5中所示，图案化在DFR1310中创建开口1312。

在(在1230)图案化DFR之后，该工艺随后(在1235)通过DFR的图案来电解地镀敷铜材料(例如，铜合成物材料)。在一些实现中，电解地镀敷包括将电介质和金属层浸在槽液中。参照图13，阶段6解说了铜材料1320(例如，铜合成材料)被镀敷在DFR 1310的开口1312中。

回头参考图12，该工艺(在1240)移除DFR，(在1245)选择性地蚀刻铜晶种层以隔离各特征(例如，创建通孔，迹线，焊盘)并且结束。参考图13，阶段7解说了DFR 1310的移除，而阶段8解说了蚀刻工艺之后所定义的特征(例如，合成导电迹线)。

图12的以上工艺可以针对基板的每一核心层或预浸层(介电层)重复。

在一些实现中，SAP工艺可允许更精细/更小的特征(例如，迹线、通孔、焊盘)形成，因为SAP工艺不要求那么多的蚀刻来隔离特征。在一些实现中，以上工艺可被用于在基板中产生间质通孔(IVH)和/或在基板中产生盲通孔。

包括无电镀金属层的示例性封装基板

在一些实现中，封装基板可包括至少一个阻焊层(例如，阻焊掩模)。图14概念地解说了包括表面互连和空腔的封装基板的示例，该空腔包括无电镀填充物和阻焊层。具体地，图14解说了封装基板1400，其包括第一介电层1402、第一焊盘1404、通孔1406、第二焊盘1408、第一互连1410、第二互连1412、第一空腔1420、第三互连1422、第一阻焊层1440、以及第二阻焊层1442。第一介电层1402具有第一表面(例如，顶表面)和第二表面(例如，底表面)。第一表面与第二表面对向。不同的实现可以将不同的材料用于第一介电层1402。在一些实现中，第一介电层1402可以是基板。

第一焊盘1404位于第一介电层1402的第一表面上。在一些实现中，第一焊盘1404包括第一金属层1403和第二金属层1405。在一些实现中，第一金属层1403是晶种层。在一些实现中，第一金属层1403是无电镀填充层(例如，无电镀金属层)。通孔1406穿过第一介电层1402。在一些实现中，通孔1406包括第一金属层1407和第二金属层1409。在一些实现中，第一金属层1407是晶种层。在一些实现中，第一金属层1407是无电镀填充层(例如，无电镀金属层)。

第一焊盘1404耦合至通孔1406的第一部分(例如，顶部、顶表面)。第二焊盘1408嵌入在第一介电层1402的第二表面中。第二焊盘1408耦合至通孔1406的第二部分(例如，底部、底表面)。不同的实现可以对第一焊盘1404、通孔1406、和第二焊盘1408使用不同的材料。在一些实现中，第一焊盘1404、通孔1406、以及第二焊盘1408包括金属层(例如，铜层)。

第一互连1410在第一介电层1402的第一表面上。在一些实现中，第一互连1410是第一介电层1402的第一表面上的迹线。在一些实现中，第一互连1410包括第一金属层1411和第二金属层1413。在一些实现中，第一金属层1411是晶种层。在一些实现中，第一金属层1411是无电镀填充层(例如，无电镀金属层)。

第二互连1412嵌入在第一介电层1402的第二表面中。在一些实现中，第二互连1412是嵌入在第一介电层1402的第二表面中的迹线。不同实现可以将不同材料用于第一和第二互连1410和1412。在一些实现中，第一和第二互连1410和1412包括金属层(例如，铜层)。

图14还解说了空腔1420穿过第一介电层1402的第一表面。不同实现可将不同工艺用于在第一介电层1402中制造空腔1420。在一些实现中，空腔1420通过第一介电层1402的第一表面部分地穿过第一介电层1402。在一些实现中，至少部分地用第三互连1422来填充空腔1420。在一些实现中，第三互连1422是由无电镀填充物制成的迹线。在一些实现中，无电镀填充物是无电镀金属层(例如，无电镀铜层)。

在一些实现中，第三互连1422是电耦合封装基板上的两个管芯的高密度和/或细节距互连。在图7中进一步描述了可电耦合两个管芯的互连的示例。在一些实现中，两个毗邻互连(例如，迹线)之间的间隔为约5微米(μm)或更小。在一些实现中，两个毗邻互连(例如，迹线)之间的间隔为约3微米(μm)或更小。

在一些实现中，第三互连1422由不同于第一互连1410和/或第二互连1412的材料制成。例如，第三互连1422包括无电镀金属层，并且第一互连1410和/或第二互连1412包括金属层。

如图14中所示，第一阻焊层1440位于第一介电层1402的第一表面(例如，顶表面)上。在一些实现中，第一阻焊层1440也可在空腔1420中。第二阻焊层1442位于第一电介质1402的第二表面(例如，底表面)上。图14解说了不具有核心层的封装基板。然而，在一些实现中，封装基板可包括核心层。

图15概念地解说了包括核心层、表面互连和空腔的封装基板的示例，该空腔包括无电镀填充物和阻焊层。具体地，图15解说了封装基板1500，其包括核心层1502、第一介电层1504、第二介电层1506、第一焊盘1510、第一通孔1512、第二焊盘1514、第二通孔1516、第三焊盘1518、第三通孔1520、以及第四焊盘1522。封装基板1500还包括第一互连1524、空腔1530、第二互连1532、第一阻焊层1540、以及第二阻焊层1542。

核心层1502具有第一表面(例如，顶表面)和第二表面(例如，底表面)。第一表面与第二表面对向。不同实现可将不同材料用于核心层1502。在一些实现中，核心层1502可由至少一个介电层制成。第一介电层1504耦合至核心层1502的第一表面。第二介电层1506耦合至核心层1502的第二表面。在一些实现中，第一介电层1504和第二介电层1506是预浸介电层。

第一焊盘1510位于第一介电层1504的第一表面(例如，顶表面)上。在一些实现中，第一焊盘1510包括第一金属层1511和第二金属层1513。在一些实现中，第一金属层1511是晶种层。在一些实现中，第一金属层1511是无电镀填充层(例如，无电镀金属层)。第一通孔1512穿过第一介电层1504。第一焊盘1510耦合至第一通孔1512的第一部分(例如，顶部、顶表面)。在一些实现中，第一通孔1512包括第一金属层1515和第二金属层1517。在一些实现中，第一金属层1515是晶种层。在一些实现中，第一金属层1515是无电镀填充层(例如，无电镀金属层)。第二焊盘1514嵌入在第一介电层1504的第二表面(例如，底表面)中。第二焊盘1514耦合至第一通孔1512的第二部分(例如，底部、底表面)。

第二通孔1516穿过核心层1502。第二焊盘1514耦合至第二通孔1516的第一部分(例如，顶部、顶表面)。第二焊盘1514在核心层1502的第一表面上。第三焊盘1518耦合至第二通孔1516的第二部分(例如，底部、底表面)。

第三焊盘1518在核心层1502的第二表面(例如，底表面)上。第三焊盘1518嵌入在第二介电层1506的第一表面中。第三通孔1520穿过第二介电层1506。第三焊盘1518耦合至第三通孔1520的第一部分(例如，顶部、顶表面)。第四焊盘1522在第二介电层1506的第二表面(例如，底表面)上。第四焊盘1522耦合至第三通孔1520的第二部分(例如，底部、底表面)。在一些实现中，第三通孔1520包括第一金属层1521和第二金属层1523。在一些实现中，第一金属层1521是晶种层。在一些实现中，第一金属层1521是无电镀填充层(例如，无电镀金属层)。

不同实现可将不同材料用于第一焊盘1510、第一通孔1512、第二焊盘1514、第二通孔1516、第三焊盘1518、第三通孔1520、以及第四焊盘1522。在一些实现中，第一焊盘1510、第一通孔1512、第二焊盘1514、第二通孔1516、第三焊盘1518、第三通孔1520、以及第四焊盘1522包括金属层(例如，铜层)。

第一互连1524在第一介电层1504的第一表面上。在一些实现中，第一互连1524是第一介电层1504的第一表面上的迹线。不同实现可以将不同材料用于第一互连1524。在一些实现中，第一互连1524包括金属层(例如，铜层)。在一些实现中，第一互连1524包括第一金属层1525和第二金属层1527。在一些实现中，第一金属层1525是晶种层。在一些实现中，第一金属层1525是无电镀填充层(例如，无电镀金属层)。

图15还解说了空腔1530穿过第一介电层1504的第一表面。不同实现可将不同工艺用于在第一介电层1504中制造空腔1530。在一些实现中，空腔1530通过第一介电层1504的第一表面部分地穿过第一介电层1504。在一些实现中，至少部分地用第二互连1532来填充空腔1530。在一些实现中，第二互连1532是由无电镀填充物制成的迹线。在一些实现中，无电镀填充物是无电镀金属层(例如，无电镀铜层)。

如图15中所示，第一阻焊层1540位于第一介电层1504的第一表面(例如，顶表面)上。在一些实现中，第一阻焊层1540也可在空腔1530中。第二阻焊层1542位于第二介电层1506的第一表面(例如，底表面)上。

在一些实现中，第二互连1532是电耦合封装基板上的两个管芯的高密度和/或细节距互连。在图7中进一步描述了可电耦合两个管芯的互连的示例。在一些实现中，两个毗邻互连1532(例如，迹线)之间的间隔为约5微米(μm)或更小。在一些实现中，两个毗邻互连(例如，迹线)之间的间隔为约3微米(μm)或更小。

在一些实现中，第二互连1532由不同于第一互连1524的材料制成。例如，第二互连1532包括无电镀金属层，并且第一互连1524包括金属层。

示例性电子设备

图16解说了可集成有前述集成器件、半导体器件、基板、封装基板、集成电路、管芯、中介体或封装中的任一者的各种电子设备。例如，移动电话1602、膝上型计算机1604以及固定位置终端1606可包括如本文所述的集成电路(IC)1600。IC 1600可以是例如本文描述的集成电路、集成器件、管芯、基板或封装中的任何一者。图16中所解说的设备1602、1604、1606仅是示例性的。其它电子设备也可以IC 1600为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。

图3、4、5、6、7、8A-8C、9、10A-10B、11、12、13、14、15和/或16中解说的组件、步骤、特征和/或功能之中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本公开。还应当注意，本公开中的图3、4、5、6、7、8A-8C、9、10A-10B、11、12、13、14、15和/或16及其相应描述不限于管芯和/或IC。在一些实现中，图3、4、5、6、7、8A-8C、9、10A-10B、11、12、13、14、15和/或16及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，集成器件可以包括管芯封装、基板、封装基板、集成电路(IC)、晶片、半导体器件、和/或中介体。

措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。

还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。

本文中所描述的本公开的各种方面可实现于不同系统中而不会脱离本公开。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。