技术特征：
技术总结
本发明防止屏蔽性能的降低。屏蔽导电路径(Wa)具备：屏蔽管(11)，其将第1电线(20F)和第2电线(20S)一并包围；第1插通路(14F)，其形成于屏蔽管(11)的内部，在其中插通第1电线(20F)；第2插通路(14S)，其形成于屏蔽管(11)的内部，在其中插通第2电线(20S)，第2插通路(14S)和第1插通路(14F)之间被分隔壁(15)分隔；以及屏蔽筒(37)，其包括呈筒状的可挠性屏蔽部件(12)的至少一部分，并包围第1电线(20F)中的导出到第1插通路(14F)外的区域，屏蔽筒(37)连接于第1插通路(14F)的端部，以便抑制第1电线(20F)与第2电线(20S)之间的电磁噪声的影响。
技术研发人员：水谷美生
受保护的技术使用者：株式会社自动网络技术研究所;住友电装株式会社;住友电气工业株式会社
技术研发日：2015.11.13
技术公布日：2017.08.01