电子封装件及其制法的制作方法

本发明有关一种电子封装件的制法，尤指一种具有屏蔽结构的电子封装件及其制法。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer Level Packaging，简称WLP)的技术。

图1A至图1E为现有晶圆级半导体封装件1的制法的剖面示意图。

如图1A所示，形成一热化离形胶层(thermal release tape)11于一承载件10上。

接着，置放多个半导体元件12于该热化离形胶层11上，该些半导体元件12具有相对的主动面12a与非主动面12b，各该主动面12a上均具有多个电极垫120，且各该主动面12a黏着于该热化离形胶层11上。

如图1B所示，形成一封装胶体13于该热化离形胶层11上，以包覆该半导体元件12。

如图1C所示，烘烤该封装胶体13以硬化该热化离形胶层11而移除该热化离形胶层11与该承载件10，使该半导体元件12的主动面12a外露。

如图1D所示，形成一线路结构14于该封装胶体13与该半导体元件12的主动面12a上，令该线路结构14电性连接该半导体元件12的电极垫120。接着，形成一绝缘保护层15于该线路结构14上，且该绝缘保护层15外露该线路结构14的部分表面，以供结合如焊球的导电元件16。

如图1E所示，沿如图1D所示的切割路径L进行切单制造方法，以获取多个半导体封装件1。

但是，现有半导体封装件1于运作时，因其不具电磁干扰(Electromagnetic interference，简称EMI)屏蔽(shielding)的结构，故容易遭受到外界的电磁干扰(EMI)，导致该半导体封装件1的电性运作功能不正常，因而影响整体该半导体封装件1的电性效能。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述现有技术的种种缺点，本发明为提供一种电子封装件及其制法，于运作该电子封装件时，该电子元件不会遭受外界的电磁干扰。

本发明的电子封装件，包括：绝缘层，其具有相对的第一表面与第二表面；电子元件，其嵌埋于该绝缘层中并外露于该绝缘层的第一表面；线路结构，其形成于该绝缘层的第一表面与该电子元件上且电性连接该电子元件；导电体，其嵌埋于该绝缘层中并外露于该绝缘层的第二表面；以及导电层，其形成于该绝缘层的第二表面上并接触该导电体，以令该导电体与该导电层作为屏蔽结构。

本发明还提供一种电子封装件的制法，其包括：提供一嵌埋有电子元件的绝缘层，其中，该绝缘层具有相对的第一表面与第二表面，且该电子元件外露于该绝缘层的第一表面；形成线路结构于该绝缘层的第一表面与该电子元件上，以令该线路结构电性连接该电子元件；于该绝缘层的第二表面上形成穿孔；形成导电体于该穿孔中；以及形成导电层于该绝缘层的第二表面上，以令该导电层接触该导电体，使该导电体与该导电层作为屏蔽结构。

前述的电子封装件及其制法中，该电子元件具有相对的主动面与非主动面，且该电子元件以其主动面电性连接该线路结构。又，该导电层还接触该电子元件的非主动面。

前述的电子封装件及其制法中，该导电体为电镀金属、填充材料或导电胶。

前述的电子封装件及其制法中，该导电体与该导电层之间具有交界面。

前述的电子封装件及其制法中，该导电体连通该绝缘层的第一与第二表面。

前述的电子封装件及其制法中，该导电体电性连接该线路结构。

由上可知，本发明的电子封装件及其制法，通过该导电体与该导电层的设计，使该电子元件外围覆盖有屏蔽结构，以于运作该电子封装件时，该电子元件不会遭受外界的电磁干扰，故相比于现有技术，本发明的电子封装件的电性运作功能得以正常运作，而该电子封装件的电性效能不会受到影响。

附图说明

图1A至图1E为现有半导体封装件的制法的剖面示意图；

图2A至图2F为本发明的电子封装件的制法的剖面示意图；其中，图2A’及图2A”为图2A的另一实施例，图2B’为图2B的另一实施例，图2F’为图2F的另一实施例；以及

图3及图3’为本发明的电子封装件的另一实施例。

符号说明:

1 半导体封装件

10,20 承载件

11 热化离形胶层

12 半导体元件

12a,22a 主动面

12b,22b 非主动面

120,220 电极垫

13 封装胶体

14,24 线路结构

15,222 绝缘保护层

16,26 导电元件

2,2’,3,3’ 电子封装件

2a 屏蔽结构

21 离形层

22 电子元件

221 导电凸块

23 绝缘层

23a 第一表面

23b 第二表面

230 穿孔

240 介电层

241 线路层

242 导电盲孔

243 凸块底下金属层

27 导电体

28 导电层

L 切割路径

S 交界面。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A至图2F为本发明的电子封装件2的制法的剖面示意图。

如图2A所示，提供一具有离形层21的承载件20，且将多个电子元件22设于该承载件20上。

于本实施例中，该电子元件22为主动元件、被动元件或其组合者，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。例如，该电子元件22为主动元件，其具有相对的主动面22a及非主动面22b，并以其非主动面22b设置于该离形层21上，且该主动面22a具有多个电极垫220。

此外，也可如图2A’所示，该电极垫220上形成如铜柱或锡球的导电凸块221，且该主动面22a上设有一绝缘保护层222，使该绝缘保护层222覆盖该些电极垫220与该些导电凸块221。或者，如图2A”所示，也可令该导电凸块221外露于该绝缘保护层222，例如，该导电凸块221的端面与该绝缘保护层222的表面齐平。

如图2B所示，接续图2A的制造方法，形成一绝缘层23于该承载件20上，且该绝缘层23包覆该电子元件22的周围。

于本实施例中，形成该绝缘层23的材质为模封材(molding compound)、干膜材(dry film)、线路增层材或光阻材(photoresist)，例如，该干膜材是以贴合方式形成，该光阻材以涂布方式形成。

此外，该绝缘层23具有相对的第一表面23a与第二表面23b，且该绝缘层23以其第二表面23b结合该离形层21，并使该电子元件22的主动面22a外露于该绝缘层23的第一表面23a。

又，若接续图2A’的制造方法，如图2B’所示，形成该绝缘层23后，以令该绝缘层23包覆该电子元件22，再通过整平制造方法，令该绝缘保护层222与该导电凸块221外露于该绝缘层23的第一表面23a。具体地，该整平制造方法是通过研磨方式，移除该绝缘层23的部分材质与该绝缘保护层222的部分材质(依需求，可移除该导电凸块221的部分材质)。

应可理解地，若接续图2A”的制造方法，移除该绝缘保护层222的部分材质，即可令该些导电凸块221外露于该绝缘层23的第一表面23a(依需求，可移除该绝缘保护层222的部分材质与该导电凸块221的部分材质)，如图2B’所示。

如图2C所示，进行线路重布层(Redistribution layer，简称RDL)制造方法，以形成一线路结构24于该绝缘层23的第一表面23a与该电子元件22的主动面22a上，且该线路结构24电性连接该电子元件22。接着，移除该承载件20与该离形层21，以外露该绝缘层23的第二表面23b与该电子元件22的非主动面22b。

于本实施例中，该线路结构24包含至少一介电层240、设于该介电层240上的线路层241、及设于该介电层240中并电性连接该线路层241的多个导电盲孔242，最内侧的线路层241电性连接该些电极垫220，且于最外侧的线路层241上具有凸块底下金属层(Under Bump Metallurgy，简称UBM)243，供后续制造方法中接置其它外部元件。

如图2D所示，以雷射制造方法于该绝缘层23的第二表面23b上形成多个穿孔230，以令该穿孔230连通该绝缘层23的第一表面23a与第二表面23b。

如图2E所示，形成多个导电体27于该些穿孔230中，其中，该导电体27呈柱状。

于本实施例中，该导电体27为电镀金属、填充材料或导电胶，且该导电体27可电性连接或不电性连接该线路层241。

如图2F所示，形成一导电层28于该绝缘层23的第二表面23b与该导电体27上，以令该导电体27与该导电层28作为一供该电子元件22所用的屏蔽结构2a。接着，沿如图2E所示的切割路径L进行切单制造方法，以形成多个电子封装件2。另外可形成多个如含有焊锡材料或金属凸块的导电元件26于该线路结构24的凸块底下金属层243上，以供该电子封装件2接置其它如电路板、封装基板或导线架等的电子装置(图略)。

于本实施例中，该导电层28以电镀、溅镀(sputter)或设置金属片等方式，其形成材质为金属或非金属(如石墨)的导电材质，且该导电体27与该导电层28分别由两个不同制造方法所制作，使该导电体27与该导电层28之间会产生一交界面S。

此外，该导电层28接触该导电体27与该电子元件22的非主动面22b。较佳者，该导电层28覆盖该电子元件22的全部非主动面22b。

又，若接续图2B’的制造方法，将得到如图2F’所示的电子封装件2’。

另外，于其它实施例中，如图3及图3’所示，单一电子封装件3,3’包括多个电子元件22。应可理解地，各该电子元件22之间可间隔有至少一导电体27，如图3’所示。

本发明的制法通过形成该导电体27与该导电层28，使该电子元件22外围覆盖有屏蔽结构2a，故该电子封装件2,2’,3,3’于运作时，该电子元件22不会遭受外界的电磁干扰(EMI)，因而该电子封装件2,2’,3,3’的电性运作功能得以正常，进而不会影响整体该电子封装件2,2’,3,3’的电性效能。

此外，该屏蔽结构2a经由该线路结构24的线路层241、导电盲孔242及导电元件26接地。或者，当该电子封装件2,2’,3,3’接置于如电路板、封装基板或导线架等的电子装置(图略)后，该屏蔽结构2a通过打线方式(图略)接地至该电子装置。

本发明还提供一种电子封装件2,2’,3,3’，包括：一绝缘层23、至少一电子元件22、一线路结构24、多个导电体27、以及一导电层28。

所述的绝缘层23具有相对的第一表面23a与第二表面23b。

所述的电子元件22嵌埋于该绝缘层23中并外露于该绝缘层23的第一表面23a。

所述的线路结构24形成于该绝缘层23的第一表面23a与该电子元件22上且电性连接该电子元件22。

所述的导电体27嵌埋于该绝缘层23中并外露于该绝缘层23的第二表面23b。

所述的导电层28形成于该绝缘层23的第二表面23b上并接触各该导电体27，以令该导电体27与该导电层28作为屏蔽结构2a。

于一实施例中，该电子元件22具有相对的主动面22a与非主动面22b，且该电子元件22以其主动面22a电性连接该线路结构24，并使该导电层28还接触该电子元件22的非主动面22b。

于一实施例中，该导电体27为电镀金属、填充材料或导电胶。

于一实施例中，各该导电体27与该导电层28之间具有一交界面S。

综上所述，本发明的电子封装件及其制法，主要通过该导电体与该导电层作为屏蔽结构，以于运作该电子封装件时，能避免该电子元件遭受外界的电磁干扰，故该电子封装件的电性运作功能得以正常运作，而该电子封装件的电性效能不会受到影响。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求所列。