高频封装结构的制作方法

本发明涉及一种高频封装结构，尤其涉及一种可降低高频损耗的高频封装结构。

背景技术：

移动通讯系统及卫星通讯系统需进行高频操作，而传统封装结构并未针对高频操作进行设计，因此传统封装结构在高频产生严重的损耗而使传统封装结构的高频效能下降。详细来说，传统封装结构通常通过一打线接合(Wire Bonding)制程，利用接和线(Bonding Wires)将一晶粒(Die)以及一引脚(Lead)相互接合，接着通过一模封(Molding)制程，将晶粒以及引脚以一模封塑料(Molding Compound)包覆而成。然而，模封塑料通常由高损耗的材质所制成，因此会产生电感效应而导致高频损耗恶化。

举例来说，请参考图1A至图1C，图1A至图1C分别为现有的一封装结构10的剖面图、俯视图及仰视图。封装结构10包含有一晶粒100，晶粒100黏着于一晶粒座(Die Pad)102，并通过接合线106连接至引脚104。封装结构10在经过一模封制程之后，接合线106及引脚104均会由模封塑料所覆盖，因此在接合线106及引脚104附近会产生电感效应。需注意的是，晶粒100与其周围的引脚104具有高度差(即晶粒100的一顶面与其周围的引脚104的一顶面之间并未相互共平面)，接合线106的长度必须足够长才能连接晶粒100与引脚104，然而，接合线106的长度越长，其所造成电感效应越大，导致高频损耗也更加严重。

因此，现有的技术实有改善的必要。

技术实现要素：

因此，本发明的主要目的即在于提供一种可降低高频损耗的高频封装结构，以改善现有的技术的缺点。

为达到上述目的，本发明公开了一种高频封装结构，包括：

一晶粒；

复数个引脚；以及

一晶粒座，所述晶粒座的表面低于所述复数个引脚的顶面；

其中，所述晶粒设置于所述晶粒座的所述表面，使得所述晶粒的第一顶面与所述复数个引脚的顶面大致对齐。

优选地，所述晶粒的所述第一顶面与所述复数个引脚的顶面之间的差距小于一特定值。

优选地，所述特定值是所述晶粒的厚度的60％。

优选地，所述复数个引脚是通过传输线来实现。

优选地，所述晶粒座包括一凹槽，所述凹槽具有一凹槽深度，所述晶粒设置于所述凹槽中，使得所述晶粒的所述第一顶面大致与所述复数个引脚的顶面对齐。

优选地，所述凹槽是采用正面蚀刻(Topside Etching)或背面蚀刻(Backside Etching)的方式制成。

优选地，所述的高频封装结构还包括：

复数个接合线(Bonding Wires)，连接于所述晶粒与所述复数个引脚之间；

其中，所述晶粒设置于所述晶粒座的所述表面，使得所述复数个接合线的长度得以缩短。

优选地，所述复数个接合线形成一接地－讯号－接地(Ground-Signal-Ground，GSG)结构。

优选地，所述复数个引脚包括：

一接地引脚，耦接于所述晶粒的一接地部，设置于所述高频封装结构的一侧边，所述接地引脚占据所述侧边，所述接地引脚形成有一孔槽；以及

一讯号引脚，设置于所述孔槽之中；

其中，所述接地引脚环绕所述讯号引脚，所述接地引脚与所述讯号引脚形成一接地－讯号－接地(Ground-Signal-Ground，GSG)结构。

优选地，所述接地引脚与所述讯号引脚分离。

优选地，所述接地引脚的顶面与所述讯号引脚的顶面位于相同的高度。

优选地，所述接地引脚包括一第一接地引脚分段以及一第二接地引脚分段， 所述第一接地引脚分段及所述第二接地引脚分段耦接于所述晶粒的所述接地部，所述第一接地引脚分段及所述第二接地引脚分段环绕所述讯号引脚。

与现有技术相比，本发明的有益效果在于：本发明通过将晶粒座的表面设置得低于复数个引脚的顶面，并将晶粒设置于晶粒座的表面，使得晶粒的第一顶面与复数个引脚的顶面大致对齐，从而减轻封装结构的高频损耗，进而提升封装结构的高频效能。

附图说明

图1A是现有技术中的封装结构的剖面图；

图1B是现有技术中的封装结构的俯视图；

图1C是现有技术中的封装结构的仰视图；

图2为一封装结构的电路模型的示意图。

图3A是本发明实施例一的高频封装结构的剖面图；

图3B是本发明实施例一的高频封装结构的俯视图；

图3C是本发明实施例一的高频封装结构的仰视图；

图4是图3A中的高频封装结构的插入损耗的频率响应图。

图5是本发明实施例二的高频封装结构的俯视图。

附图标记说明：

10、30、50 高频封装结构

100、300 晶粒

102、302 晶粒座

104、304 引脚

106、306 接合线

308 凹槽

320、324 顶面

328 表面

340、342 接地引脚分段

344 接地引脚

546、346 讯号引脚

3460 下讯号引脚部

3462 上讯号引脚部

5460 中央部

5462、5464 突出部

L1、L2 电感

S1 侧边

DP 凹槽深度

A-A’ 线

具体实施方式

下面对照附图并结合优选的实施方式对本发明作进一步说明。

关于接合线及引脚附近所产生的电感效应请参考图2，图2为一封装结构的一电路模型示意图。在图2中，电感L1代表接合线附近所产生的电感效应，而电感L2代表引脚附近所产生的电感效应。无论是降低电感L1或电感L2，皆可减轻封装结构的高频损耗，进而提升封装结构的高频效能。

请参考图3A至图3C，图3A至图3C分别是本发明实施例一的高频封装结构30的剖面图、俯视图及仰视图，其中，图3A是绘示高频封装结构30沿一A-A’线(绘示于图3B)的剖面图。高频封装结构30包括一晶粒(Die)300、一晶粒座(Die Pad)302、复数个引脚(Leads)304以及复数个接合线(Bonding Wires)306。晶粒300设置于晶粒座302之上，接合线306连接于晶粒300与引脚304之间，晶粒座302中形成有一凹槽308，使得晶粒座302的表面328低于引脚304的顶面324，凹槽308具有一凹槽深度DP。当晶粒300设置于凹槽308中时，晶粒300的顶面320大致与引脚304的顶面324相互对齐。换句话说，凹槽308及凹槽深度DP即用来降低晶粒300的顶面320的高度，使得晶粒300的顶面320可大致对齐于引脚304的顶面324，因此可缩短接合线306的长度并降低高频封装结构30的电感L1。

具体来说，为了进一步缩短接合线306的长度，凹槽308的凹槽深度DP可配合晶粒300的厚度而设计，使得晶粒300的顶面320与引脚304的顶面324 之间于水平位准上的差距小于一特定值，该特定值可为晶粒300厚度的60％。此外，缩短接合线306的长度可有效降低接合线306附近的电感L1。较佳地，晶粒300的顶面320与引脚304的顶面324相互共平面，即晶粒300的顶面320与引脚304的顶面324皆位于同一水平位准的一水平平面，而不在此限。

由上述可知，由于晶粒座上形成凹槽并将晶粒设置于凹槽中，以缩短接合线长度，可有效降低高频封装结构中接合线附近的电感L1。

另一方面，为了降低引脚附近的电感L2，高频封装结构30的引脚可经适当设计而成为传输线。如图3B所示，高频封装结构30在一侧边S1包含有一讯号引脚346及一接地引脚344，讯号引脚346连接晶粒300，用来传递晶粒300的讯号，而接地引脚344连接晶粒300的一接地部。接地引脚344可视为由接地引脚344的侧边S1的其余引脚整合而成，即接地引脚344占据高频封装结构30的侧边S1。因此，引脚附近的电感L2可有效降低。此外，如图3C所示，讯号引脚346包含一上讯号引脚部3462以及一下讯号引脚部3460，下讯号引脚部3460较上讯号引脚部3462为窄，因此，经过一模封制程后，模封塑料可对讯号引脚346形成较佳的固定效果。

更进一步地，接地引脚344形成有一孔槽，而讯号引脚346设置于该孔槽之中，换句话说，接地引脚344与讯号引脚346分离且接地引脚344环绕讯号引脚346。接地引脚344可包含有接地引脚分段340、342，接地引脚分段340、342皆与晶粒300的接地部相连接且环绕讯号引脚346。接地引脚分段340、342皆维持在相同的接地电位，较佳地，接地引脚344的一顶面及讯号引脚346的一顶面位于相同的水平位准(即相同的高度)，因此，接地引脚344与讯号引脚346形成一接地－讯号－接地(Ground-Signal-Ground，GSG)结构，可更进一步地提升高频封装结构30的高频效能。另外，连接晶粒300与讯号引脚346的接合线306设置于连接晶粒300与接地引脚344的接合线306之中，即接合线306亦形成一接地－讯号－接地结构，可更进一步地提升高频封装结构30的高频效能。

高频封装结构30的高频效能的改善情形可由比较封装结构10与高频封装结构30的插入损耗(Insertion Loss，即散射参数S21)的频率响应而得，如图4所示。在图4中，虚线代表封装结构10的插入损耗的频率响应，实线代表高频封装结构30的插入损耗的频率响应。由图4可知，封装结构10的一特性频率(当 插入损耗为1dB时的频率)仅26GHz，相较之下，由于形成凹槽308以缩短接合线306的长度，以及将引脚整合成为传输线而形成接地－讯号－接地结构，高频封装结构30的特性频率可提升至31GHz(高于30GHz)。另外，相较于封装结构10，高频封装结构30在低于特性频率处具有较轻微的涟波(Ripple)现象，即高频封装结构30具有较佳的操作性能。

需注意的是，前述实施例是用以说明本发明的概念，本领域具通常知识者当可据以做不同的修饰，而不限于此。举例来说，形成凹槽的方式并未有所限，凹槽可采用正面蚀刻(Topside Etching)或背面蚀刻(Backside Etching)的方式制成，且不限于此。另外，讯号引脚及接地引脚可利用微带线(Microstrip Line)或是共平面波导(Coplanar Waveguide，CPW)的方式实现，且不限于此。

另外，本发明的高频封装结构不限于利用形成凹槽的方式使晶粒座的表面下降，也可利用一晶粒座下沉设置(Die Pad Downset)技术使晶粒座的表面下降，只要晶粒座的表面低于引脚的顶面，而使得晶粒的顶面大致与引脚的顶面相互对齐或相互共平面，即满足本发明的要求。

再者，讯号引脚的形状并未有所限，讯号引脚的形状可视实际状况而变化。举例来说，请参考图5，图5为本发明实施例二的高频封装结构50的俯视图。高频封装结构50的一讯号引脚546可包含突出部5462、5464，突出部5462、5464突出自讯号引脚546的一中央部5460，突出部5462、5464可形成传输线的一电容效应，进而提升高频封装结构50的高频效能。

综上所述，本发明的高频封装利用形成于晶粒座的凹槽，使得晶粒的顶面大致与引脚的顶面可相互对齐，而接合线的长度得以缩短。另外，接地引脚及讯号引脚形成传输线的接地－讯号－接地结构，进而提升高频封装结构的高频效能。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。