用于芯片封装件的结构和形成方法与流程

本申请要求于2015年7月2日提交的美国临时申请第62/188,169号的优先权，其全部内容通过引用结合于此作为参考。

技术领域

本发明实施例涉及用于芯片封装件的结构和形成方法。

背景技术：

半导体器件用于诸如个人电脑、手机、数码相机和其他电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体层，以及使用光刻和蚀刻工艺光刻图案化各个材料层以在半导体衬底上方形成电路组件和元件来制造半导体器件。通过不断减小最小部件尺寸，半导体工业不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度，这允许更多组件集成到给定面积中。在一些应用中，这些更小的电子部件还需要使用更小面积或更小高度的更小的封装件。已经开发新的封装工艺以提高半导体器件的密度和功能。这些相对新型的半导体封装工艺面临制造挑战。

技术实现要素：

根据本发明的一个实施例，提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的高度与所述第二芯片结构的高度不同；以及封装层，覆盖所述第一芯片结构的侧壁和所述第二芯片结构的侧壁，其中，所述封装层不覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面。

根据本发明的另一实施例，还提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的顶面高于所述第二芯片结构的顶面；以及模塑料层，环绕所述第一芯片结构和所述第二芯片结构，其中，所述模塑料层不覆盖所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面。

根据本发明的又另一实施例，还提供了一种用于形成芯片封装件的方法，包括：在衬底上方接合第一芯片结构和第二芯片结构；形成离型膜以覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面；在形成所述离型膜之后，形成封装层以环绕所述第一芯片结构和所述第二芯片结构；去除所述离型膜使得暴露所述第一芯片结构的所述顶面、所述第二芯片结构的所述顶面和所述封装层的顶面。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A至图1F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。

图2是根据一些实施例的芯片封装件的截面图。

图3A至图3E是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。

具体实施方式

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形 成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。

描述了本发明的一些实施例。图1A至图1F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。可以在图1A至图1F描述的阶段之前、期间和/或之后提供额外的操作。对于不同的实施例，描述的一些阶段可以被替换或消除。可以将额外的部件添加至半导体器件结构。对于不同的实施例，可以替换或消除下面所描述的一些部件。虽然一些实施例描述为按照特定的顺序实施操作，但这些操作也可以以任何合理的顺序来实施。

如图1A所示，根据一些实施例，在衬底180上方接合芯片结构10、10’和20。在一些实施例中，芯片结构10’高于芯片结构10，以及芯片结构10高于芯片结构20。如图1A所示，在一些实施例中，芯片结构10’的顶面高于芯片结构10的顶面。在一些实施例中，芯片结构10的顶面高于芯片结构20的顶面。

在一些实施例中，芯片结构10是单个半导体芯片。在一些实施例中，芯片结构10包括半导体衬底100和形成在半导体衬底100上的互连结构(未示出)。例如，互连结构形成在面向衬底180的底面上。互连结构包括多个层间介电层和形成在层间介电层中的多个导电部件。这些导电部件包括导电线、导电通孔和导电接触件。导电部件的一些部分可以用作导电焊盘。

在一些实施例中，各个器件元件形成在半导体衬底100中。各个器件元件的实施例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)、二极管、或其他适用的元件。

器件元件通过互连结构连通以形成集成电路器件。集成电路器件包括逻辑器件、存储器件(例如，静态随机存取存储器，SRAMs)、无线射频器件(RF)、输入/输出(I/O)器件、芯片上系统(SoC)器件、其他合适类型的器件或它们的组合。在一些实施例中，芯片结构10是包括多个功能的芯片上系统(SoC)芯片。

在一些实施例中，芯片结构10’类似于芯片结构10。芯片结构10’包括半导体衬底100’和形成在半导体衬底100’上的互连结构(未示出)。例如，互连结构形成在面向衬底180的底面上。在一些实施例中，芯片结构10’是包括多个功能的芯片上系统(SoC)芯片。在一些实施例中，芯片结构10和芯片结构10’的多功能的一些或者部分互不相同。

在一些实施例中，芯片结构20包括堆叠的多个半导体管芯。如图1A所示，芯片结构20包括半导体管芯200、半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H。在一些实施例中，芯片结构20包括封装和保护这些半导体管芯的模塑料层210。模塑料层210可以包括具有填充料分散在其中的环氧树脂。填充料可以包括纤维、绝缘粒子、其他合适的元件或它们的组合。

在一些实施例中，半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H是存储管芯。存储管芯可以包括诸如静态随机存取存储(SRAM)器、动态随机存取存储(DRAM)器、其他合适的器件或它们的组合的存储器件。在一些实施例中，半导体管芯200是电连接到堆叠于其上的存储管芯的控制管芯。芯片结构20可以起到高带宽存储器(HBM)的作用。

可以对本发明的实施例作出许多改变和/或修改。在一些实施例中，芯片结构20包括单个半导体芯片。半导体芯片可以是SoC芯片。

如图1A所示，在一些实施例中，导电接合结构206形成于这些半导体管芯200、半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H之间以将他们结合在一起。在一些实施例中，导电接合结构206的每个均包括金属柱和/或焊料凸块。在一些实施例中，底部填充元件208形成于这些半导体管芯之间以环绕和保护导电接合结构206。在一些实施例中，底部填充元件208包括具有填充料分散其中的环氧树脂。填充料可以包括纤维、绝缘粒子、其他合适的元件或它们的组合。在一些实施例中，分散于底部填充元件208中的填充物的大小和密度小于分散于模塑料层210中的填充物的大小和密度。

如图1A所示，在一些实施例中，多个导电部件282形成在管芯结构20中的半导体管芯的一些中。导电部件282的每个穿透半导体管芯200、半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H中的一个以及电连接至导电接合结构206的一个。将导电部件282用作硅通孔(TSV)。电信号能够通过导电部件282在这些垂直堆叠半导体管芯之间传输。

如图1A所示，根据一些实施例，芯片结构10、芯片结构10’和芯片结构20通过导电接合结构106接合在半导体衬底180上。在一些实施例中，导电接合结构106包括焊料凸块、金属柱凸块、其他合适的结构或它们的组合。如图1A所示，在一些实施例中，每个导电接合结构106均包括金属柱凸块102、焊料元件104和金属柱凸块184。例如，金属柱凸块102和金属柱凸块184大致由铜制成。

在一些实施例中，许多金属柱凸块102形成在管芯结构10、管芯结构10’和管芯结构20的底面上方。在一些实施例中，在与管芯结构10、管芯结构10’和管芯结构20接合之前，许多金属柱凸块184形成在衬底180上方。

在一些实施例中，在接合工艺之前，诸如焊膏的焊料材料应用在金属柱凸块102和金属柱凸块184其中一个或者两者上。然后，金属柱凸块102和金属柱凸块184通过焊料材料接合在一起。焊料材料在金属柱凸块102和金属柱凸块184之间形成焊料元件104。结果，如图1A所示，形成导电接合结构106。在一些实施例中，焊料材料是含锡(Sn)合金材料。焊料材料也包括其他元素。元素可以包括铅、银、铜、镍、铋、其他合适的元素或者它们的组合。在一些实施例中，焊料材料不包括铅。

在一些实施例中，衬底180包括半导体材料、陶瓷材料、绝缘材料、高分子材料、其他合适的材料或它们的组合。在一些实施例中，衬底180是半导体衬底。半导体衬底可以是诸如硅晶圆的半导体晶圆。

如图1A所示，根据一些实施例，许多导电部件182形成在半导体衬底180中。在一些实施例中，在形成金属柱凸块184之前，形成导电部件182。在一些实施例中，各个导电部件182电连接到随后形成的其中一个金属柱凸块184。互连结构(未示出)包括，例如，再分配层，可以用于在导电部件182和金属柱凸块184之间形成电连接。在一些实施例中，绝缘元件(未示出)形成在导电部件182和衬底180之间以防止不同的导电部件182之间短路。在其他一些实施例中，衬底180是绝缘衬底。在这些实例中，可以不形成绝缘元件。

在一些实施例中，导电部件182是由铜、铝、钛、钨、钴、金、铂、其他合适的导电材料或它们的组合制成。在一些实施例中，绝缘元件由氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、其他合适的材料或它们的组合制成。在一些实施例中，一个或多个光刻和蚀刻工艺用于形成限定导电部件182的位置的多个开口。然后，在衬底180上方按顺序沉积绝缘层和导电层以填充开口。随后执行平坦化工艺以去除开口外的绝缘层和导电层的部分。结果，开口中的绝缘层和导电层的剩余部分分别形成绝缘元件和导电部件182。

如图1B所示，根据一些实施例，形成底部填充层108以围绕和保护导电接合结构106。在一些实施例中，底部填充层108与导电接合结构106直接接触。在一些实施例中，液态的底部填充材料通过毛细管作用分配和 固化以形成底部填充层108。在一些实施例中，底部填充层108包括具有填充料分散其中的环氧树脂。填充料可以包括纤维、粒子、其他合适的元件或它们的组合。

如图1C所示，根据一些实施例，在芯片结构10、芯片结构10’、和芯片结构20的顶面上方形成离型膜109。在一些实施例中，离型膜109附着在芯片结构10、芯片结构10’和芯片结构20的顶面上。在一些实施例中，离型膜109能够容易地从芯片结构10、芯片结构10’和芯片结构20上去除。在一些实施例中，离型膜109可以通过诸如紫外线辐射或激光辐射的光照辐射从芯片结构10、芯片结构10’和芯片结构20上去除。

如图1D所示，根据一些实施例，封装层110形成在离型膜109和衬底180之间以环绕和/或封装芯片结构10、芯片结构10’和芯片结构20。在一些实施例中，封装层110填充由芯片结构10、芯片结构10’、芯片结构20、离型膜109和衬底180环绕的空间。在一些实施例中，封装层110和底部填充层108直接接触。在一些实施例中，封装层110和导电接合结构106不直接接触。在一些实施例中，封装层110和管芯结构20的模塑料层210直接接触。

在一些实施例中，封装层110包括聚合物材料。在一些实施例中，封装层110是模塑料层。模塑料层可以包括具有填充料分散在其中的环氧树脂。填充料可以包括纤维、绝缘粒子、其他合适的元件或它们的组合。在一些实施例中，分散于封装层110中的填充物的大小和/或密度大于分散于底部填充层108中的填充物的大小和/或密度。

在一些实施例中，液态的模塑料材料分配在离型膜109和衬底180之间的空间内。例如，液态的模塑料通过毛细管作用分配。随后，实施热操作以处理液态的模塑料材料。结果，液态的模塑料材料变硬以及转变成封装层110。在一些实施例中，在介于约200℃至约230℃范围内的温度下实施热操作，热操作的操作时间介于约1小时至约3小时的范围内。

如图1D所示，在一些实施例中，封装层110覆盖芯片结构10、芯片结构10’和芯片结构20的侧壁。在一些实施例中，封装层110不覆盖芯片结构10、芯片结构10’和芯片结构20的顶面。由于离型膜109，阻止 了液态的模塑料材料覆盖在芯片结构10、芯片结构10’和芯片结构20的顶面。因此，如图1D所示，在一些实施例中，封装层110不覆盖芯片结构10、芯片结构10’和芯片结构20的顶面。

如图1D所示，在一些实施例中，封装层110具有倾斜面S1和倾斜面S2(例如，相对于管芯结构10的顶面)。在一些实施例中，倾斜面S1连接芯片结构10’和芯片结构10的顶面。在一些实施例中，倾斜面S2连接芯片结构10和芯片结构20的顶面。在一些实施例中，倾斜面S1和倾斜面S2是平坦表面。在一些实施例中，倾斜面S1和倾斜面S2包括弯曲部分。

如图1E所示，根据一些实施例，从芯片结构10、芯片结构10’、芯片结构20和封装层110去除或分离离型膜109。之后，如图1G所示，根据一些实施例，减薄衬底180以暴露导电部件182。在一些实施例中，各个导电部件182都穿过衬底180。在一些实施例中，各个导电部件182电连接到导电接合结构106的一个。

在一些实施例中，翻转并且倒置图1E所示的结构。在一些实施例中，在芯片结构10、芯片结构10’、芯片结构20和封装层110的顶面应用载体胶(未示出)以提供一个大致平坦的表面。具有大致平坦表面的载体胶可以为衬底180后续的减薄工艺提供方便。随后，使用平坦化工艺减薄衬底180以暴露导电部件182。平坦化工艺可以包括CMP工艺、研磨工艺、蚀刻工艺、其他适用的工艺或它们的组合。

之后，如图1E所示，根据一些实施例，在衬底180上方形成导电元件。如图1E所示，在一些实施例中，导电元件包括金属柱114和焊料元件116。然而，可以对本发明的实施例作出许多改变和/或修改。在一些其他实施例中，导电元件具有不同的结构。例如，导电元件不包括金属柱。导电元件可以仅仅包括焊料凸块。在一些实施例中，形成缓冲层112以保护导电元件。在一些实施例中，各个金属柱114电连接到其中一个导电部件182。在一些实施例中，这时去除载体胶。

如图1F所示，根据一些实施例，图1E所示的结构接合到衬底118上。在一些实施例中，衬底118是诸如印刷电路板的电路板。在其他一些实施例中，衬底118是陶瓷衬底。如图1F所示，在一些实施例中，导电元件 120和导电元件124形成在衬底118的相对的表面上。在一些实施例中，导电元件120和导电元件124是诸如控制芯片坍塌连接(C4)凸块和/或球栅阵列(BGA)凸块的焊料凸块。如图1F所示，在一些实施例中，导电元件120和焊料元件116被回流和接合在一起。

在一些实施例中，导电元件120的一个通过形成在衬底118中的导电部件(未示出)电连接到其中一个导电元件124。导电部件可以包括导电线和导电通孔。在一些实施例中，底部填充层122然后形成在衬底118和衬底180之间以保护他们之间的导电接合结构。

在一些实施例中，在形成封装层110过程中，不对芯片结构10、芯片结构10’和芯片结构20的顶面实施平坦化工艺。因此，由于没有对芯片结构10、芯片结构10’和芯片结构20的顶面实施平坦化工艺，因此芯片结构10、芯片结构10’和芯片结构20免受了损伤。显著地改进了芯片封装件的可靠性和质量。

可以对本发明的实施例作出许多改变和/或修改。图2是根据一些实施例的芯片封装件的截面图。在一些实施例中，没有形成底部填充层108。在一些实施例中，封装层110填充衬底180和芯片结构10、芯片结构180’、芯片结构20之间的空间。封装层110围绕导电接合结构106。在一些实施例中，由于没有形成底部填充层108，因此封装层110和导电接合结构106直接接触。

在一些实施例中，将衬底180用作插入器。衬底180可以用于改进芯片封装件结构的强度和可靠性。然而，本发明的实施例不限制于此。可以对本发明的实施例作出许多改变和/或修改。在一些实施例中，没有形成衬底180。

图3A至图3E是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。如图3A所示，根据一些实施例，芯片结构10、芯片结构10’和芯片结构20附接在载体衬底300上。可以使用粘附层(未示出)将芯片结构10、芯片结构10’和芯片结构20附接在载体衬底300上。在一些实施例中，载体衬底300包括玻璃衬底、陶瓷衬底、半导体衬底、高分子衬底、其他合适的衬底或它们的组合。在一些实施例中，在随后的工 艺中，载体衬底300是临时衬底以支撑芯片结构10、芯片结构10’和芯片结构20。随后，可以除去载体衬底300。

如图3B所示，根据一些实施例，形成阻挡膜309以覆盖管芯结构10、管芯结构10’和管芯结构20的顶面。在一些实施例中，阻挡膜309附着在芯片结构10、芯片结构10’和芯片结构20的顶面上。在一些实施例中，阻挡膜309能够容易地从芯片结构10、芯片结构10’和芯片结构20上去除。在一些实施例中，阻挡膜309可以通过诸如紫外线辐射或激光辐射的光照辐射从芯片结构10、芯片结构10’和芯片结构20上去除。

如图3C所示，根据一些实施例，封装层310形成在载体衬底300和阻挡膜310之间以封装芯片结构10、芯片结构10’和芯片结构20。在一些实施例中，封装层310填充芯片结构10、芯片结构10’和芯片结构20之间的空隙。在一些实施例中，封装层310和芯片结构20的模塑料层210直接接触。在一些实施例中，封装层310的材料及形成方法类似于封装层110的材料及形成方法。在一些其他实施例中，然后去除阻挡层309。

如图3C所示，在一些实施例中，封装层310覆盖芯片结构10、芯片结构10’和芯片结构20的侧壁。在一些实施例中，由于阻挡层310，因此封装层310不覆盖芯片结构10、芯片结构10’和芯片结构20的顶面。如图3C所示，在一些实施例中，与封装层110相似，封装层310具有倾斜面S1’和倾斜面S2’。

如图3D所示，根据一些实施例，除去载体衬底300，以暴露芯片结构10、芯片结构10’和芯片结构20的底面。在一些实施例中，芯片结构10、芯片结构10’、芯片结构20和封装层310的底面是彼此基本上共面的。

随后，如图3D所示，根据一些实施例，在芯片结构10、芯片结构10’、芯片结构20底面的上方形成导电元件。如图3D所示，在一些实施例中，导电元件包括金属柱314和焊料元件316。在一些其他实施例中，导电元件包括其他的配置。在一些实施例中，形成缓冲层(未示出)以保护导电元件。

如图3E所示，根据一些实施例，图3D所示的结构接合到衬底318上。在一些实施例中，衬底318是诸如印刷电路板的电路板。在其他一些实施 例中，衬底318是陶瓷衬底。在一些实施例中，导电元件320和导电元件324形成在衬底318的相对的表面上，如图3E所示。在一些实施例中，导电元件320和导电元件324是诸如控制芯片坍塌连接(C4)凸块和/或球栅阵列(BGA)凸块的焊料凸块。如图3E所示，在一些实施例中，导电元件320和焊料元件316被回流和接合在一起。

在一些实施例中，导电元件320的每个通过形成在衬底318中的导电部件(未示出)电连接到其中一个导电元件324。导电部件可以包括导电线和导电通孔。在一些实施例中，底部填充层322然后形成在衬底318和包括芯片结构10、芯片结构10’和芯片结构20的芯片之间以保护他们之间的导电接合结构。在一些实施例中，封装层310和其间的导电接合结构不直接接触。

在一些实施例中，在形成封装层310过程中，不对芯片结构10、芯片结构10’和芯片结构20的顶面实施平坦化工艺。因此，由于没有对芯片结构10、芯片结构10’和芯片结构20的顶面实施平坦化工艺，因此芯片结构10、芯片结构10’和芯片结构20免受了损伤。显著地改进了芯片封装件的可靠性和质量。

本发明的实施例形成包括具有不同高度的芯片结构的芯片封装件。离型膜(或阻挡膜)附接在芯片结构的顶面上。然后，形成诸如模塑料层的封装层以封装芯片结构。由于离型膜，封装层不覆盖芯片结构的顶面。在形成封装层过程中，不对芯片结构的表面实施平坦化工艺。因此，显著地改进了芯片封装件的性能和可靠性。

根据一些实施例，提供了芯片封装件。芯片封装件包括第一芯片结构和第二芯片结构。第一芯片结构的高度与第二芯片结构高度不同。芯片封装件也包括覆盖第一芯片结构的侧壁和第二芯片结构的侧壁的封装层。封装层不覆盖第一芯片结构的顶面和第二芯片结构的顶面。

根据一些实施例，提供了芯片封装件。芯片封装件包括第一芯片结构和第二芯片结构。第一芯片结构的顶面高于第二芯片结构的顶面。芯片封装件也包括环绕第一芯片结构和第二芯片结构的模塑料层。模塑料层不覆盖第一芯片结构和第二芯片结构的顶面。

根据一些实施例，提供了一种形成芯片封装件的方法。该方法包括在衬底上方接合第一芯片结构和第二芯片结构。该方法也包括形成离型膜以覆盖第一芯片结构和第二芯片结构的顶面。该方法进一步包括形成离型膜以覆盖第一芯片结构和第二芯片结构的顶面。此外，该方法包括除去离型膜以暴露第一芯片结构的顶面、第二芯片结构的顶面和封装层的顶面。

根据本发明的一个实施例，提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的高度与所述第二芯片结构的高度不同；以及封装层，覆盖所述第一芯片结构的侧壁和所述第二芯片结构的侧壁，其中，所述封装层不覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面。

在上述芯片封装件中，所述封装层具有连接所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面的倾斜面。

在上述芯片封装件中，所述第二芯片结构包括多个堆叠的存储管芯。

在上述芯片封装件中，进一步包括衬底，其中，所述第一芯片结构和所述第二芯片结构通过导电接合结构接合在所述衬底上。

在上述芯片封装件中，所述衬底是半导体衬底。

在上述芯片封装件中，进一步包括穿透所述衬底并且电连接至所述导电接合结构的一个导电接合结构的导电部件。

在上述芯片封装件中，所述封装层环绕所述导电接合结构并且与所述导电接合结构直接接触。

在上述芯片封装件中，进一步包括环绕所述导电接合结构并与所述导电接合结构直接接触的底部填充层，其中，所述底部填充层在所述衬底和所述封装层之间。

在上述芯片封装件中，所述底部填充层与所述封装层直接接触。

在上述芯片封装件中，所述第二芯片结构包括环绕至少一个半导体管芯的模塑料层，并且所述模塑料层与所述封装层直接接触。

根据本发明的另一实施例，还提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的顶面高于所述第二芯片结构的顶面；以及模塑料层，环绕所述第一芯片结构和所述第二芯片结 构，其中，所述模塑料层不覆盖所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面。

在上述芯片封装件中，进一步包括衬底，其中，所述第一芯片结构和所述第二芯片结构通过导电接合结构接合在所述衬底上。

在上述芯片封装件中，进一步包括穿透所述衬底并且电连接至所述导电接合结构的导电部件。

在上述芯片封装件中，所述模塑料层环绕所述导电接合结构并且与所述导电接合结构直接接触。

在上述芯片封装件中，进一步包括第三芯片结构，其中，所述模塑料层环绕所述第三芯片结构，所述模塑料层不覆盖所述第三芯片结构的顶面，以及所述第三芯片结构包括多个堆叠的存储管芯。

根据本发明的又另一实施例，还提供了一种用于形成芯片封装件的方法，包括：在衬底上方接合第一芯片结构和第二芯片结构；形成离型膜以覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面；在形成所述离型膜之后，形成封装层以环绕所述第一芯片结构和所述第二芯片结构；去除所述离型膜使得暴露所述第一芯片结构的所述顶面、所述第二芯片结构的所述顶面和所述封装层的顶面。

在上述用于形成芯片封装件的方法其中，所述第一芯片结构和所述第二芯片结构通过多个导电接合结构接合在所述衬底上。

在上述用于形成芯片封装件的方法其中，进一步包括在形成所述封装层之前，形成底部填充层以环绕所述导电接合结构。

在上述用于形成芯片封装件的方法其中，所述封装层填充位于所述导电接合结构之间的空间。

在上述用于形成芯片封装件的方法其中，进一步包括：在接合所述第一芯片结构和所述第二芯片结构之前，在所述衬底中形成导电部件；以及

在形成所述封装层之后，从所述衬底的表面减薄所述衬底以暴露所述导电部件。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，他们可以很容易地使用本 发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行各个变化、替换以及改变。