有源区制备方法与流程

本发明涉及半导体制造领域，尤其涉及一种有源区制备方法。

背景技术：

在半导体器件的制造工艺中，有源器件的制备工艺通常包括：栅极的制备、有源区的制备(AA loop)、层间介质层沉积、接触孔的制备(CT loop)等。其中，有源区制备工艺即是针对浅沟槽隔离结构的刻蚀工艺，请参考图1A，具体包括以下步骤：首先，在半导体衬底100上形成垫氧化层(PadOxide)101和硬掩膜层102，所述硬掩膜层通常可以采用氮化硅；接着，在硬掩膜层102上形成图形化的光刻胶层103，该步骤简称为光刻(AA photo，AA PH)；之后，以该图形化的光刻胶层103为掩膜，蚀刻所述硬掩膜层102、垫氧化层101和半导体衬底100形成浅沟槽(STI)104，并定义出有源区(AA，Active Area)，该步骤简称为浅沟槽隔离结构刻蚀(AA etch)；之后，通过一道灰化处理(Ashing)和湿法去胶(PR wet strip)工艺去除所述图形化的光刻胶层；接着，采用热氧化工艺在浅沟槽104的底部及侧壁形成衬氧化层(LinerOxide)，以改善硅衬底与后续填充的氧化物的界面特性，并进行高温退火(High Temperature Anneal)以释放应力，优化衬氧化层的质量；然后，然后在浅沟槽中填入氧化物材料(如SiO₂材料)等作为隔离材料，并进行高温退火(High Temperature Anneal)以释放应力，并密化浅沟槽中的隔离材料；接着，进行化学机械研磨(CMP)平坦化各结构表面，以所述硬掩膜层作为研磨终止层，留下平坦的表面，最后再将所述硬掩膜层和垫氧化层去除。

上述有源区制备工艺中，通常使用含C、F的刻蚀气体来刻蚀所述硬掩膜层102、垫氧化层101和半导体衬底100以形成浅沟槽104，该刻蚀过程中，为了解决反向窄沟道问题，我们采用一种可以获得浅沟槽隔离结构的圆角(TOP Corner rounding)工艺，该工艺会使得蚀刻产生很严重的聚合物，因此很容易在浅沟槽104上表面和侧壁形成聚合副产物(Polymer residue)，如图1B所示，该聚合副产物通过上述工艺的一道灰化处理(Ashing)和湿法去胶(PR wet strip)步骤很难完全去除，会引起有源区的关键尺寸缩小(shrink)，并会影响到后续的一些制程。其中，有关浅沟槽隔离结构的圆角工艺，具体地，在所述硬掩膜层的过蚀刻阶段以及垫氧化层蚀刻开始阶段，一般采用钝化很强的气体来实现，刻蚀反应产生的非挥发性的副产物等会在靠近半导体衬底的顶部产生很厚的钝化保护层，后续在半导体衬底蚀刻形成沟槽后，通过去除光刻胶的清洗工艺会把该钝化保护层去掉(类似于对硬掩膜层的回刻蚀反推工艺)，之后在沟槽中热氧化生长衬氧化层时会因上部尖角的快速氧化而圆化，此时若浅沟槽104顶部边缘存在的聚合物残留，一方面，会导致浅沟槽104顶部尖角无法顺利转化为圆角；另一方面，在后续衬氧化层生长过程中，由于有些部分被这些聚合物残留所遮挡住，而使得浅沟槽顶部边缘的衬氧化层较薄，甚至完全没有衬氧化层，因此容易造成浅沟槽填充空洞(Void)、填充的隔离材料剥离以及浅沟槽隔离结构相应的隔离作用失效问题，最终导致相应的芯片失效。

为此，亟需一种新的有源区制备方法，能够大大改善浅沟槽刻蚀产生的聚合物残留问题，从而提高器件良率。

技术实现要素：

本发明的目的在于提供一种有源区制备方法，能够大大改善浅沟槽刻蚀产生的聚合物残留问题，从而提高器件良率。

为解决上述问题，本发明提出一种有源区制备方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成垫氧化层、硬掩膜层以及图形化的光刻胶层；

以所述该图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层、垫氧化层和半导体衬底，以在所述半导体衬底中形成浅沟槽，并定义出有源区；

多次执行先灰化处理而后湿法去胶的工艺，以去除所述图形化的光刻胶层以及所述浅沟槽表面的聚合物残留。

进一步的，先灰化处理而后湿法去胶的工艺的执行次数为2次。

进一步的，每次执行的先灰化处理而后湿法去胶的工艺的配方相同。

进一步的，监测前一次执行的湿法去胶后的光刻胶和聚合物残留情况数据，并根据所述数据调整当前执行的灰化处理的工艺配方以及湿法去胶的工艺配方。

进一步的，所述灰化处理的工艺温度为80℃～300℃，所采用的工艺气体包括氧气和辅助气体，所述辅助气体包括氢气、氮气和含氟气体中的至少一种，。

进一步的，所述湿法去胶的过程包括：首先采用稀释的氢氟酸进行清洗，然后采用硫酸和双氧水混合液清洗，最后采用氨水和双氧水混合液清洗。

进一步的，在去除所述图形化的光刻胶层之后，还对所述浅沟槽的顶部进行圆角化处理。

进一步的，以所述该图形化的光刻胶层为掩膜，先刻蚀所述硬掩膜层和垫氧化层，以形成开口，其中在硬掩膜层的过刻蚀和垫氧化层刻蚀开始时采用刻蚀气体的钝化性比在所述硬掩膜层和垫氧化层的其余刻蚀阶段均强，以在硬掩膜层和垫氧化层侧壁形成钝化保护壁；接着，以所述硬掩膜层和垫氧化层和钝化保护壁为掩膜，刻蚀所述开口底部的半导体衬底，以在所述半导体衬底中形成浅沟槽，并定义出有源区。

进一步的，形成浅沟槽之后，移除所述钝化保护壁，并对所述半导体衬底进行圆角刻蚀或者对所述浅沟槽顶部的垫氧化层进行回拉刻蚀，对所述浅沟槽的顶部进行圆角化处理。

进一步的，形成浅沟槽之后，先多次执行先灰化处理而后湿法去胶的工艺，以去除所述图形化的光刻胶层以及所述钝化保护壁；后通过热氧化工艺来形成圆角以对所述浅沟槽的顶部进行圆角化处理。

与现有技术相比，本发明的有源区制备方法，通过多次执行先灰化处理而后湿法去胶的工艺，可以完全去除所述图形化的光刻胶层，并大大改善浅沟槽刻蚀产生的聚合物残留问题，从而保证有源区的关键尺寸，并提高了后续的浅沟槽隔离结构的圆角工艺制程以及填充工艺制程的效果，最终提高了器件的良率。

附图说明

图1A是现有的一种有源区制备工艺中的器件结构剖面示意图；

图1B是现有技术中制备的有源区的SEM图；

图2是本发明具体实施例的有源区制备方法流程图；

图3A至3C是本发具体明实施例的有源区制备方法中的器件结构剖面示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本实施例提出一种有源区制备方法，包括：

S21，提供半导体衬底，在所述半导体衬底上依次形成垫氧化层、硬掩膜层以及图形化的光刻胶层；

S22，以所述该图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层、垫氧化层和半导体衬底，以在所述半导体衬底中形成浅沟槽，并定义出有源区；

S23，多次执行先灰化处理而后湿法去胶的工艺，以去除所述图形化的光刻胶层以及所述浅沟槽表面的聚合物残留；

S24，采用热氧化工艺在所述浅沟槽的底部及侧壁形成衬氧化层；

S25，在所述浅沟槽中填入隔离材料，并以所述硬掩膜层作为研磨终止层，对所述隔离材料的表面进行化学机械平坦化。

请参考图3A，在步骤S21中提供的半导体衬底300可以是单晶、多晶或非晶结构的硅、锗、砷化镓或硅锗(SiGe)化合物，也可以是绝缘体上硅(SOI)制成的半导体衬底，本领域的技术人员可以根据半导体衬底300上形成的晶体管类型选择半导体衬底类型，因此半导体衬底30的类型不应限制本发明的保护范围。在所述半导体衬底300上，由下至上依次形成垫氧化层301、硬掩膜层302。其中，所述垫氧化层301可利用热氧化工艺生长的方式形成，其结构致密，为后续硬掩膜层302提供缓冲层，避免直接在半导体衬底300上生长氮化硅等硬掩膜层302时会产生位错的缺点，以保护其下方的半导体衬底300。本实施例中，所述硬掩膜层302优选为氮化硅层，其可采用化学气相沉积法(CVD)形成，在本发明的其他实施例中，硬掩膜层302可以是单层结构，也可以是多层堆叠结构，其材质可以是氮化硅、氮氧化硅、非晶碳、氮化硼、氮化钛等中的一种或多种；半导体衬底300与硬掩膜层302之间也可没有垫氧化层301。之后在所述硬掩膜层302上涂覆光刻胶，并经曝光、显影等一系列步骤，形成图形化的光刻胶层303，图形化的光刻胶层303定义浅沟槽的位置。在本发明的其他实施例中，在所述涂覆光刻胶前，可先在所述硬掩膜层3022上有选择性地形成无定形碳层(Amorphous Carbon，AC，未图示)、DARC层(Dielectric Anti-Reflect Coating，介质抗反射层，未图示)和BARC层(Bottom Anti-reflective coating，底部抗反射涂层，未图示)中的一层或多层，然后再使用旋涂(spin-on coating)、喷涂(spray coating)、滴涂(dip coating)、刷涂(brush coating)或者蒸发等方法形成一层光刻胶层，并经对准、曝光、显影等一系列工艺后得到图形化的光刻胶层303；所述无定形碳层可以提供较高分辨率和精细图案化，保证后续浅沟槽宽度一致性的稳定性；DARC层用作后续形成图形化的光刻胶层时的吸光层，可以减少无定形碳层引起的对曝光光线的反射，减少曝光光线的反射光线对光刻胶曝光的影响，提高光刻胶层曝光精度。BARC层在所述光刻胶层曝光过程中，可有效降低驻波效应并提高在所述光刻胶层上形成的图形的对比度。

请参考图3A和3B，在步骤S22中，以图形化的光刻胶层305为掩模，逐层刻蚀硬掩膜层302、垫氧化层301以及半导体衬底300，以在所述半导体衬底300中形成浅沟槽304，浅沟槽304两侧的半导体衬底300为有源区。具体地，先以图形化的光刻胶层305为掩模，采用钝化性较弱但刻蚀速率较快的刻蚀气体，一般为富含氟的气体(氟碳比大于2)，例如SF₆、CHF₃、CF4、C₂F₆和C₃F₈中的至少一种，刻蚀气体中还可混合一定量的O₂或N₂，对硬掩膜层302进行主刻蚀，该主刻蚀的工艺可以反应离子刻蚀工艺(reactiveionetching，RIE)或高密度等离子体(highdensityplasma，HDP)刻蚀工艺等干法刻蚀方法，刻蚀时间相对较长，刻蚀停止在硬掩膜层302的一定深度，形成开口304a，且图形化的光刻胶层305上的图案同时被转移到硬掩膜层302上；然后，改用钝化性很强的刻蚀气体，一般富含碳的气体(氟碳比不大于2)，例如C₄F₆、CH₂F₂、C₄F₈、C₅F₈、C₂F₄、和CH₃F中的至少一种，对硬掩膜层302进行过刻蚀以完全打开硬掩膜层302，并对垫氧化层301进行较少量的刻蚀(即垫氧化层301的刻蚀开始阶段)，在该刻蚀过程中，刻蚀气体会与光刻胶等发生反应，产生大量的非挥发性的、高度交联和绝缘的副产物聚合物，这些聚合物会快速在硬掩膜层302和垫氧化层侧壁以及刻蚀开口304a底部沉积，从而形成钝化保护壁305(即其主要成分为聚合物)，从而可以抑制后续对半导体衬底的各项同性蚀刻的影响；然后以硬掩膜层302以及钝化保护壁305为掩膜，再次改用钝化性较弱的刻蚀气体对剩余的垫氧化层301和半导体衬底300进行刻蚀，以完全打开垫氧化层301，并在半导体衬底300中形成浅沟槽304，半导体衬底300中的浅沟槽304的深度可通过刻蚀时间来控制。

请参考图3B和3C，在步骤S23中，多次执行去胶工艺，以去除图形化的光刻胶层303以及聚合物性质的钝化保护壁305。每次去胶工艺均为先灰化处理后湿法去胶的过程，每次去胶工艺的配方可以相同，可以不同，优选的，通过监测前一次执行的去胶工艺中的湿法去胶后的光刻胶和聚合物残留情况数据，并根据所述数据调整当前执行去胶工艺中的灰化处理的工艺配方以及湿法去胶的工艺配方。每次灰化处理的过程可以如下：首先，对图形化的光刻胶层303和钝化保护壁305表面进行预加热过程，具体的，所采用的反应气体可以为O₂、H₂和N₂的混合气体，其中O₂为主要的反应气体，配比可以为60％～80％，反应功率可以为500W～800W，例如为650W，工艺温度可以为80℃～150℃，例如为150℃，灰化时间可以为5s～10s，例如为8s；然后，对图形化的光刻胶层303和钝化保护壁305表面的硬壳进行软化，具体的，所采用的反应气体可以为O₂、H₂和N₂的混合气体；其中，N₂和H₂为主要的反应气体，N₂和H₂所占的比例可以为60％～80％，利用N₂和H₂进行还原反应，将图形化的光刻胶层303和钝化保护壁305表面形成的交联硬壳反应成短链小分子，易于后续去除，反应功率可以为800W～1500W，工艺温度可以为200℃～300℃，反应时间可以为10s～50s；接着，去除图形化的光刻胶层303和钝化保护壁305表面的硬壳，在硬掩膜层302表面有残余光刻胶，在硬掩膜层302侧壁仍残留有钝化保护壁305，具体的，所采用的反应气体可以为O₂、H₂和N₂的混合气体，O₂和H₂为主要的反应气体；O₂和H₂所占的比例可以为50％～90％，反应功率为1500W～2000W，工艺温度可以为250℃～300℃，反应时间为10s～50s，本实施例中，每次去胶工艺中灰化处理的总时间小于60s，例如为40s。执行第一次去胶工艺的灰化处理后，图形化的光刻胶层303以及钝化保护壁305表面的硬壳被全部去除，但是，图形化的光刻胶层303以及钝化保护壁305并没有完全去除，即存在残余光刻胶和刻蚀聚合物，因此需要通过湿法去胶进一步去除残余光刻胶和钝化保护壁305聚合物。每次湿法去胶的过程可以如下：首先，首先采用稀释的氢氟酸进行清洗，以去除残余光刻胶和聚合物等有机物；然后，采用采用硫酸和双氧水混合液清洗，以去除浅沟槽304侧壁表面的自然氧化层以及金属离子；接着，采用氨水、双氧水和去离子水的混合溶液进行清洗，以去除颗粒物等。当第一次湿法去胶工艺结束后，可以监测湿法去胶后的光刻胶和钝化保护壁聚合物残留情况数据，并根据所述数据调整接下来的去胶工艺中的灰化处理的工艺配方以及湿法去胶的工艺配方，例如第一次湿法去胶后监测到的光刻胶和聚合物残留较少，因此缩短第二次灰化处理的总时间，并降低了第二湿法去胶所采用的清洗液的溶度，从而够避免对浅沟槽造成工艺缺陷，还可以保证有效地去除硬掩膜层302表面的光刻胶以及浅沟槽304表面上的聚合物残留，进一步提高了产品良率。因此，可以通过监测的前一次去胶工艺的湿法去胶后的光刻胶和聚合物残留情况数据，来决定是否执行下一次去胶工艺，本实施例中，执行了两次先灰化处理而后湿法去胶的去胶工艺，使得浅沟槽侧壁的聚合物残留降低到器件制造要求。

请参考继续参考图3C，由于形成的浅沟槽304的侧壁顶部一般为尖锐倒角，且经过步骤S23后，浅沟槽侧壁不再有聚合物残留，因此在步骤S24中，在浅沟槽的表面形成低缺陷和高致密度的衬氧化层306时，其中的氧气与STI浅沟槽转角的半导体衬底300中的硅发生反应，使浅沟槽304侧壁氧化，使STI顶部拐角的氧化层就会增厚，从而圆滑浅沟槽的顶部拐角，并去除对半导体衬底300刻蚀过程中在浅沟槽304表面引入的损伤，并能改善因STI拐氧化层过薄产生成品率不高，可靠性降低的问题。其中，衬氧化层306可以为氧化硅(SiO₂)，其形成工艺为原子层沉积工艺、炉管热氧化工艺(Furnace Oxide)或原位水蒸气氧化工艺(ISSG Oxide，in-situ steam generation Oxide)，较佳的，在形成衬氧化层306后，进行高温退火(High Temperature Anneal)以释放衬氧化层306中的应力，优化衬氧化层306的质量，并使衬氧化层306成形过程中的氧与STI浅沟槽转角的半导体衬底300中的硅充分发生反应，圆滑浅沟槽的顶部拐角。衬氧化层306不仅能够改善硅衬底与后续填充的氧化物的界面特性，而且能够在后续填充的隔离材料的退火工艺中，阻挡隔离材料中的含氧基团以及H₂O向有源区的扩散，避免对有源区边界的氧化和损伤，从而大大减少有源区临界尺寸(AA CD)缩小。在本发明的其它实施例中，衬氧化层306还可以为氮氧化硅(SiOxNy)，其形成工艺为原子层沉积和氧化工艺的组合，具体地，首先，采用SiH₂Cl₂和NH₃反应气体在浅沟槽的内表面多次循环原子层沉积氮化层；然后，采用原位水蒸气氧化工艺(ISSG)氧化氮化层和浅沟槽表面，从而在浅沟槽的内表面形成线型的氮氧化层，原位水蒸气氧化工艺(所采用的反应气体可以为H₂和O₂的混合气体，氮氧化层的材料可以为氮氧化硅，其中在氧化氮化层的过程中，也不可避免氧化掉沟槽侧壁的表面，最终形成的氮氧化层不仅可以提高浅浅沟槽的圆滑度和改善浅沟槽内的应力环境，而且可以有效地减少有源区临界尺寸缩小。

请继续参考图3C，在步骤S25中，可以采用高深宽比工艺(HARP)对内表面覆盖有衬氧化层306的浅沟槽进行隔离材料307的填充(filling)，并以硬掩膜层302为停止层，进行化学机械研磨，以使隔离材料307顶部表面平坦化。较佳的，在化学机械研磨之前，对填充的隔离材料307进行水蒸汽退火，以释放应力，并使隔离材料致密(densify)化，修复HARP中的空隙，最后在浅沟槽中形成无空隙的浅沟槽隔离(shallow trench isolation，简称STI)结构。

由上所述，本实施例的有源区制备方法，通过多次执行先灰化处理而后湿法去胶的工艺，可以完全去除所述图形化的光刻胶层，并大大改善浅沟槽刻蚀产生的聚合物残留问题，从而保证有源区的关键尺寸，并提高了后续的浅沟槽隔离结构的圆角工艺制程以及填充工艺制程的效果，最终提高了器件的良率。

由上所述，本实施例的有源区制备方法，一方面，通过多次执行先灰化处理而后湿法去胶的工艺，可以完全去除所述图形化的光刻胶层，并大大改善浅沟槽刻蚀产生的聚合物残留问题，从而保证有源区的关键尺寸，并提高了后续的浅沟槽隔离结构的圆角工艺制程以及填充工艺制程的效果，最终提高了器件的良率；另一方面，通过钝化保护壁在半导体衬底表面上延伸的部分，进一步保证了后续对半导体衬底刻蚀修正后的浅沟槽的关键尺寸以及后续浅沟槽圆角处理工艺的效果。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。