1.一种制造集成电路的方法，包括：
提供衬底，所述衬底具有位于第一介电材料层中的第一导电部件；
选择性地蚀刻所述第一导电部件，从而在所述第一导电部件上形成凹进的沟槽；
在所述第一介电材料层上、在所述第一导电部件上和在所述凹进的沟槽的侧壁上形成蚀刻停止层；
在所述蚀刻停止层上形成第二介电材料层；
在所述第二介电材料层中形成开口；以及
在所述第二介电材料层的开口中形成第二导电部件，其中，所述第二导电部件与所述第一导电部件电连接。
2.根据权利要求1所述的方法，其中，提供所述衬底包括：
在所述衬底上沉积所述第一介电材料层；
在所述第一介电材料层中形成第一沟槽；
在所述第一沟槽中填充金属；以及
对所述金属和所述第一介电材料层实施化学机械抛光(CMP)工艺以使所述第一导电部件的顶面与所述第一介电材料层的顶面共面。
3.根据权利要求2所述的方法，其中，在所述第二介电材料层中形成所述开口包括：
在所述第二介电材料层上形成图案化的掩模层，其中，所述图案化的掩模层包括暴露出所述第二介电材料层的掩模开口；以及
对所述第二介电材料层实施第一蚀刻工艺，从而在所述第二介电材料层中形成所述开口。
4.根据权利要求1所述的方法，其中，选择性蚀刻所述第一导电部件部分地去除所述第一导电部件，从而使得所述第一导电部件具有低于所述第一介电材料层的顶面的凹进的顶面。
5.根据权利要求4所述的方法，其中，
所述第一导电部件包括铜；以及
选择性地蚀刻所述第一导电部件包括使用选自由CH4、H2和它们的组合组成的组的蚀刻气体的干蚀刻工艺。
6.根据权利要求5所述的方法，其中，选择性地蚀刻所述第一导电部件包括使用选自由CH4和Ar的混合物；CH4和N2的混合物；H2和Ar的混合物；H2和N2的混合物和它们的组合组成的组的气体的干蚀刻工艺。
7.根据权利要求1所述的方法，其中，提供所述衬底包括：
在所述衬底上沉积所述第一介电材料层；
在所述第一介电材料层中形成第一沟槽；
在所述第一沟槽中填充导电材料；以及
对所述第一导电材料和所述第一介电材料层实施化学机械抛光(CMP)工艺以使所述第一导电部件的顶面与所述第一介电材料层的顶面共面。
8.根据权利要求1所述的方法，其中，所述蚀刻停止层共形于所述凹进的沟槽并且具有在所述凹进的沟槽中的下降部分。
9.一种制造集成电路的方法，包括：
提供衬底，所述衬底具有嵌入在第一介电材料层中的下面的导电部件；
选择性地蚀刻所述下面的导电部件，从而在所述第一介电材料层中形成凹进的沟槽，其中，所述凹进的沟槽与所述下面的导电部件垂直地对准；
在所述第一介电材料层上、在所述下面的导电部件上和在所述凹进的沟槽的侧壁上形成蚀刻停止层；
在所述蚀刻停止层上形成第二介电材料层；
在所述第二介电材料层上形成第一图案化的掩模，其中，所述第一图案化的掩模包括限定用于上面的导电部件的第一区域的第一开口；
在所述第二介电材料层上形成第二图案化的掩模，其中，所述第二图案化的掩模包括限定用于通孔部件的第二区域的第二开口；
穿过所述第二图案化的掩模的所述第二开口，对所述第二介电材料层实施第一蚀刻工艺，从而在所述第二开口内凹进所述第二介电材料层；
去除所述第二图案化的掩模；
穿过所述第一图案化的掩模的所述第一开口，对所述第二介电材料层实施第二蚀刻工艺，从而在所述第二介电材料层的下部中形成通孔开口并 且在所述第二介电材料层的上部中形成沟槽；以及
在所述沟槽和所述通孔开口中填充导电材料，从而在所述通孔开口中形成通孔部件并且在所述第二介电材料层的所述沟槽中形成上面的导电部件，其中，所述通孔部件电连接所述下面的导电部件和所述上面的导电部件。
10.一种集成电路(IC)结构，包括：
第一介电材料层，位于衬底上；
下面的导电部件，设置在所述第一介电材料层中并且从所述第一介电材料层的顶面凹进；
蚀刻停止层，设置在所述第一介电材料层和所述下面的导电部件上，其中，所述蚀刻停止层具有与所述下面的导电部件对准的下降部分，并且所述下降部分位于所述第一介电材料层的顶面下方；
第二介电材料层，设置在所述蚀刻停止层上；以及
上面的导电部件，形成在所述第二介电材料层中，接合在所述下面的导电部件上并且与所述下面的导电部件电连接。