一种氮化镓基发光二极管的外延片及制备方法与流程

本发明涉及光电子制造技术领域，特别涉及一种氮化镓基发光二极管的外延片及制备方法。

背景技术：

LED(Light Emitting Diode，发光二极管)具有体积小、寿命长、功耗低等优点，目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。

在发光二极管的外延片的生长过程中，常常会由于晶格失配而出现应力，导致晶体质量变差，抗静电性下降，发光效率降低。为了提高外延片的抗静电性和发光效率，通常会在生长有源层之前生长一层InGaN浅量子阱，以释放应力。

但是InGaN浅量子阱只能减小与有源层之间的晶格失配，不能释放生长InGaN浅量子阱之前形成的应力，对外延片的抗静电性和发光效率的提高十分有限。

技术实现要素：

为了进一步提高外延片的抗静电性和发光效率，本发明实施例提供了一种氮化镓基发光二极管的外延片及制备方法。所述技术方案如下：

一方面，本发明实施例提供了一种氮化镓基发光二极管的外延片，所述外延片包括依次层叠的衬底、缓冲层、非掺杂GaN层、N型接触层、有源层、P型电子阻挡层和P型接触层，所述外延片还包括夹设在所述N型接触层和所述有源层之间的应力释放层，所述应力释放层包括依次层叠在所述N型接触层上的第一子层、第二子层和第三子层，所述第一子层为N型掺杂的第一GaN层，所述第二子层包括交替层叠的In_xGa_1-xN层和N型掺杂的第二GaN层，所述第三子层包括N型掺杂的第三GaN层、或者包括交替层叠的非掺杂的第四GaN层和N型掺杂的第五GaN层、或者包括多层N型掺杂的第六GaN层，相邻两层所述第六GaN层的掺杂浓度不同。

优选地，所述第三GaN层的掺杂浓度保持不变、先降低再升高、或者先升高再降低。

进一步地，所述第二GaN层的掺杂浓度在所述应力释放层中最高或最低。

可选地，所述第三子层的厚度在所述应力释放层中最大。

优选地，所述第三子层的厚度为500～1400nm。

可选地，所述In_xGa_1-xN层和所述第二GaN层交替层叠的周期数为2～10。

另一方面，本发明实施例还提供了一种外延片的制备方法，所述制备方法包括：

提供一衬底；

在所述衬底上依次外延生长缓冲层、非掺杂GaN层、N型接触层、应力释放层、有源层、P型电子阻挡层和P型接触层，其中，所述应力释放层包括依次层叠在所述N型接触层上的第一子层、第二子层和第三子层，所述第一子层为N型掺杂的第一GaN层，所述第二子层包括交替层叠的In_xGa_1-xN层和N型掺杂的第二GaN层，所述第三子层包括N型掺杂的第三GaN层、或者包括交替层叠的非掺杂的第四GaN层和N型掺杂的第五GaN层、或者包括多层N型掺杂的第六GaN层，相邻两层所述第六GaN层的掺杂浓度不同。

进一步地，所述第三子层的厚度大于所述第一子层的厚度和所述第二子层的厚度。

优选地，所述第二GaN层的掺杂浓度在所述应力释放层中最高或最低。

优选地，在所述N型接触层上外延生长所述应力释放层时，控制生长温度在850～1000℃之间。

本发明实施例提供的技术方案带来的有益效果是：通过在N型接触层和有源层之间设置包括第一子层、第二子层、第三子层的应力释放层，第二子层为包括交替层叠的In_xGa_1-xN层和N型掺杂的第二GaN层的超晶格结构，可以有效释放底层由于晶格失配形成的应力，减小压电极化效应，增加电子和空穴的复合机率，提高外延片的抗静电性能和发光效率。且第一子层、第二子层、第三子层中均为N型掺杂，有利于电流的扩展，减小了应力释放层两侧的电阻，增大了应力释放层两侧的电容，可以将更多的电子蓄积起来，起到了更好地电子阻挡作用，减少了漏电通道，进一步提高抗静电能力。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种氮化镓基发光二极管的外延片的结构图；

图2是本发明实施例提供的一种应力释放层的结构图；

图3是本发明实施例提供的一种第三子层的结构图；

图4是本发明实施例提供的另一种第三子层的结构图；

图5是本发明实施例提供的一种氮化镓基发光二极管的外延片的制备方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种氮化镓基发光二极管的外延片，图1是本发明实施例提供的一种氮化镓基发光二极管的外延片的结构图，如图1所示，该外延片包括依次层叠的衬底10、缓冲层20、非掺杂GaN层30、N型接触层40、有源层60、P型电子阻挡层70和P型接触层80，外延片还包括夹设在N型接触层40和有源层60之间的应力释放层50，图2是本发明实施例提供的一种应力释放层的结构图，如图2所示，应力释放层50包括依次层叠在N型接触层40上的第一子层51、第二子层52和第三子层53，第一子层51为N型掺杂的第一GaN层，第二子层52包括交替层叠的In_xGa_1-xN层52a和N型掺杂的第二GaN层52b，第三子层53包括N型掺杂的第三GaN层、或者包括交替层叠的非掺杂的第四GaN层和N型掺杂的第五GaN层、或者包括多层N型掺杂的第六GaN层，相邻两层第六GaN层的掺杂浓度不同。

其中，0＜X＜1。

本发明实施例通过在N型接触层和有源层之间设置包括第一子层、第二子层、第三子层的应力释放层，第二子层为包括交替层叠的In_xGa_1-xN层和N型掺杂的第二GaN层的超晶格结构，可以有效释放底层由于晶格失配形成的应力，减小压电极化效应，增加电子和空穴的复合机率，提高外延片的抗静电性能和发光效率。且第一子层、第二子层、第三子层中均为N型掺杂，有利于电流的扩展，减小了应力释放层两侧的电阻，增大了应力释放层两侧的电容，可以将更多的电子蓄积起来，起到了更好的电子阻挡作用，减少了漏电通道，进一步提高抗静电能力。

需要说明的是，本发明中所出现的“第一”、“第二”、“第三”、“第四”、“第五”及“第六”等用语，仅用于对不同层的区分，并不用以对先后顺序或数量的限制。

优选地，In_xGa_1-xN层52a和第二GaN层52b交替层叠的周期数为2～10，通过增加In_xGa_1-xN层52a和第二GaN层52b交替层叠的周期数，可以使应力得到更加充分的释放，有益于有源层60的生长，提升抗静电能力以及电子和空穴的复合机率，优选地，周期数可以为5层，In_xGa_1-xN层52a和第二GaN层52b的层数过多会增大外延片的电阻，使电压偏高，而过薄则释放应力的效果不明显。

实现时，衬底10可以为蓝宝石衬底，在其他实施例中，也可以选用其他材料的衬底10，例如碳化硅衬底，本发明并不以此为限。

优选地，如图2所示，第三子层53的厚度在应力释放层50中最大，通过控制第一子层51、第二子层52和第三子层53的厚度，使第三子层53的厚度大于第一子层51的厚度，且大于第二子层52的厚度，从而可以逐层释放晶格失配所产生的应力，同时由于第三子层53较厚，可以在生长有源层60之前阻隔已经存在的部分晶格缺陷，有益于有源层60的生长，进一步提升抗静电能力以及电子和空穴的复合机率。

具体地，第一子层51的厚度为d₁，第二子层52的厚度为d₂，第三子层53的厚度为d₃，其中，d₃＞d₁且d₃＞d₂，d₁可以小于、大于或等于d₂。

实现时，第三子层53的厚度可以为500～1400nm，第三子层53的厚度过厚会增大外延片的电阻，若厚度过薄则无法有效阻隔晶格缺陷。

优选地，第二GaN层52b的掺杂浓度在应力释放层50中最高或最低。

具体地，第一子层51中掺杂的浓度为C₁，第二GaN层52b中掺杂的浓度为C₂，第三子层53中掺杂的浓度为C₃，其中，C₂＞C₁且C₂＞C₃，或者，C₂＜C₁且C₂＜C₃。

进一步地，第三子层53可以为均匀掺杂或非均匀掺杂。

具体地，当第三子层53包括N型掺杂的第三GaN层时，第三GaN层的掺杂浓度保持不变、先降低再升高、或者先升高再降低，通过控制掺杂浓度保持不变或在外延生长的方向上先逐渐升高再逐渐降低或是先逐渐降低再逐渐升高，从而可以改善电流的扩展能力，减少漏电途径，有利于提高电子和空穴的复合机率，进一步提高了发光效率。

对采用本实施例中的外延片制成的芯片进行测试，在4000V测试条件下相比现有技术，抗静电能力提高了55％，发光效率提高了12％。

本发明实施例还提供了另一种外延片，该外延片与前述外延片的结构基本相同，不同之处在于，第三子层53为多层结构，具体地，图3是本发明实施例提供的一种第三子层的结构图，如图3所示，该第三子层53包括交替层叠的非掺杂的第四GaN层53a和N型掺杂的第五GaN层53b，多个第五GaN层53b之间的掺杂浓度可以相等也可以不相等，通过设置交替层叠结构的第三子层53，可以进一步释放底层由于晶格失配形成的应力，减小压电极化效应，增加电子和空穴复合机率，从而进一步提高外延片的抗静电性能和发光效率。

需要说明的是，虽然图3中显示的第四GaN层53a和第五GaN层53b各有4层，但是在实际制作过程中，第四GaN层53a和第五GaN层53b的层数可以小于4或大于4，本发明并不以此为限。

图4是本发明实施例提供的另一种第三子层的结构图，如图4所示，该第三子层53包括多层N型掺杂的第六GaN层(见图4中的第六GaN层53c和53d)，相邻两层所述第六GaN层的掺杂浓度不同，通过设置多层N型掺杂的第六GaN层层叠的第三子层53，可以进一步释放底层由于晶格失配形成的应力，减小压电极化效应，增加电子和空穴复合机率，从而进一步提高外延片的抗静电性能和发光效率。

需要说明的是，虽然图4中显示的第六GaN层有8层，但是在实际制作过程中，第六GaN层的总层数可以小于8或大于8，本发明并不以此为限。

对采用本实施例中的外延片制成的芯片进行测试，在4000V测试条件下相比现有技术，抗静电能力提高了15％，发光效率提高了5％。

本发明实施例还提供了一种外延片的制备方法，图5是本发明实施例提供的一种氮化镓基发光二极管的外延片的制备方法流程图，如图5所示，该制备方法包括：

S11：提供一衬底。

本实施例中，选用蓝宝石衬底。

S12：在衬底上依次外延生长缓冲层、非掺杂GaN层、N型接触层、应力释放层、有源层、P型电子阻挡层和P型接触层，其中，第一子层为N型掺杂的第一GaN层，第二子层包括交替层叠的In_xGa_1-xN层和N型掺杂的第二GaN层，第三子层包括N型掺杂的第三GaN层、或者包括交替层叠的非掺杂的第四GaN层和N型掺杂的第五GaN层、或者包括多层N型掺杂的第六GaN层，相邻两层第六GaN层的掺杂浓度不同。

本发明实施例通过在N型接触层和有源层之间设置包括第一子层、第二子层、第三子层的应力释放层，第二子层为包括交替层叠的In_xGa_1-xN层和N型掺杂的第二GaN层的超晶格结构，可以有效释放底层由于晶格失配形成的应力，减小压电极化效应，增加电子和空穴的复合机率，提高外延片的抗静电性能和发光效率。且第一子层、第二子层、第三子层中均为N型掺杂，有利于电流的扩展，减小了应力释放层两侧的电阻，增大了应力释放层两侧的电容，可以将更多的电子蓄积起来，起到了更好地电子阻挡作用，减少了漏电通道，进一步提高抗静电能力。

实现时，可以采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)方法，以三甲基镓或三乙基镓作为镓源，NH₃作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂选用硅烷，P型掺杂选用二茂镁。

需要说明的是，在其他实施例中，也可以选用其他衬底，例如碳化硅衬底，本发明并不以此为限。

优选地，第三子层的厚度在应力释放层中最大。

具体地，第一子层的厚度为d₁，第二子层的厚度为d₂，第三子层的厚度为d₃，其中，d₃＞d₁且d₃＞d₂，d₁可以小于、大于或等于d₂。

实现时，第三子层的厚度可以为500～1400nm，第三子层的厚度过厚会增大外延片的电阻，若厚度过薄则无法有效阻隔晶格缺陷。

优选地，第二GaN层的掺杂浓度在应力释放层中最高或最低。

具体地，第一子层中掺杂的浓度为C₁，第二GaN层中掺杂的浓度为C₂，第三子层中掺杂的浓度为C₃，其中，C₂＞C₁且C₂＞C₃，或者，C₂＜C₁且C₂＜C₃。

进一步地，第三子层可以为均匀掺杂或非均匀掺杂。

具体地，当第三子层包括N型掺杂的第三GaN层时，第三GaN层的掺杂浓度保持不变、先降低再升高、或者先升高再降低，通过控制掺杂浓度保持不变或在外延生长的方向上先逐渐升高再逐渐降低或是先逐渐降低再逐渐升高，从而可以改善电流的扩展能力，减少漏电途径，有利于提高电子和空穴的复合机率，进一步提高了发光效率。

可选地，在N型接触层上外延生长应力释放层时，控制生长温度在850～1000℃之间，温度对外延片中晶体的生长速度以及晶体结构都有影响。

优选地，在N型接触层上外延生长应力释放层时，控制生长温度为950℃，在该温度下，更有利于应力释放层的生长。

优选地，In_xGa_1-xN层和第二GaN层交替层叠的周期数为2～10，通过增加In_xGa_1-xN层和第二GaN层交替层叠的周期数，可以使应力得到更加充分的释放，有益于有源层的生长，提升抗静电能力以及电子和空穴的复合机率，但是In_xGa_1-xN层和第二GaN层的层数过多会增大外延片的电阻，使电压偏高，过薄则释放应力的效果不明显。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。