摄像装置和电子设备的制作方法

技术领域

本发明涉及固态图像传感器和电子设备，更具体地，涉及能够更有效地实施配线层中的导体层的数量减少的固态图像传感器和电子设备。

背景技术：

通常，诸如CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)图像传感器或CCD(Charge Coupled Device：电荷耦合器件)等固态图像传感器被广泛地用于数码相机或数码摄像机等等。

例如，入射到CMOS图像传感器上的入射光在像素内所包含的PD(Photodiode：光电二极管)中经受光电转换。此外，在该PD中生成的电荷经由传输晶体管而被传输到FD(Floating Diffusion：浮动扩散部)、接着被转换成具有与光接收量相对应的电平的像素信号、然后被读取。

此外，近年来，随着固态图像传感器的小型化已经减小了像素尺寸，并且已经开发了即使在微小的像素中也能够获得足够特性的技术。例如，本申请的申请人曾提出一种能够在背面照射型CMOS图像传感器中抑制饱和信号量的变化的技术(参见，专利文献1)。

引用列表

专利文献

专利文献1：日本专利申请特开JP 2011-114324A

技术实现要素：

要解决的技术问题

顺便提及的是，在传统的固态图像传感器中，在设置有与像素连接的配线的配线层中形成有多个导体层(一般地，三层或更多层的金属层)。通常，假设能够通过减少导体层的数量来获得实现成本降低的效果。然而，配线的布局是在各种条件(这些条件包括：对于入射到固态图像传感器上的光的光学观察点、与形成有用于驱动固态图像传感器的逻辑电路的外围电路平衡的观察点)下予以进行的，并且当减少导体层的数量时，可能不会获得有效的效果。

本发明是鉴于上述这样的情况而做出的，且本发明使得能够更有效地实施配线层中的导体层的数量减少。

解决问题所采取的技术方案

根据本发明的实施例，提出了一种固态图像传感器，其包括：半导体基板，在所述半导体基板中排列有多个像素；和配线层，所述配线层堆叠在所述半导体基板上，并且以将具有多条配线的多个导体层掩埋在绝缘膜中的方式而被形成。在所述配线层中，与所述像素连接的配线由两个导体层形成。

根据本发明的实施例，提出了一种电子设备，其含有固态图像传感器，所述固态图像传感器包括：半导体基板，在所述半导体基板中排列有多个像素，各所述像素均具有光电转换元件；和配线层，所述配线层堆叠在所述半导体基板上，并且以将具有多条配线的多个导体层掩埋在绝缘膜中的方式而被形成。在所述配线层中，与所述像素连接的配线由两个导体层形成。

在本发明的一个方面中，将半导体基板(在所述半导体基板中排列有多个像素)和配线层(以将具有多条配线的多个导体层掩埋在绝缘膜中的方式来形成所述配线层)堆叠起来。此外，在所述配线层中，与所述像素连接的配线是由两个导体层形成的。

本发明的有益效果

根据本发明的一个方面，能够更有效地实施配线层中的导体层的数量减少。

附图说明

图1是图示了应用了本发明的图像传感器的实施例的构造示例的框图。

图2是图示了像素的构造示例的电路图。

图3是图示了像素共用结构的图。

图4图示了图像传感器的像素附近的截面构造示例。

图5图示了水平配线和垂直配线的布局的第一构造示例。

图6图示了水平配线和垂直配线的布局的第一构造示例的变型例。

图7图示了水平配线和垂直配线的布局的第二构造示例。

图8图示了水平配线和垂直配线的布局的第二构造示例的变型例。

图9图示了水平配线和垂直配线的布局的第三构造示例。

图10图示了水平配线和垂直配线的布局的第三构造示例的变型例。

图11是图示了安装在电子设备上的成像器件的构造示例的框图。

具体实施方式

在下文中，将参照附图详细地说明应用了本发明的具体实施例。

图1是图示了应用了本发明的图像传感器的实施例的构造示例的框图。

图像传感器11是CMOS型固态图像传感器，并且如图1所示，包括像素阵列单元12、垂直驱动单元13、列处理单元14、水平驱动单元15、输出单元16和驱动控制单元17。

像素阵列单元12包括以阵列形式排列的多个像素21，并且通过与像素21的行数相对应的多条水平配线22连接到垂直驱动单元13，且通过与像素21的列数相对应的多条垂直配线23连接到列处理单元14。换言之，像素阵列单元12内所包含的多个像素21中的各者均排列在水平配线22与垂直配线23的相交点。

垂直驱动单元13通过水平配线22顺序地将用于驱动各像素21的驱动信号(传输信号、选择信号或复位信号等等)提供到像素阵列单元12内所包含的多个像素21中的每一行像素。

列处理单元14对通过垂直配线23从各像素21中输出的像素信号进行CDS(Correlated Double Sampling：相关双采样)处理，以提取像素信号的信号电平并获取与像素21的光接收量相对应的像素数据。

水平驱动单元15顺序地将驱动信号提供到针对于像素阵列单元12中所包含的多个像素21的每一列像素而设置的列处理单元14，该驱动信号用于使从各像素21获取的像素数据顺序地从列处理单元14输出。

在与水平驱动单元15的驱动信号相对应的时刻，将像素数据从列处理单元14提供到输出单元16，且输出单元16例如对该像素数据进行放大并将由此得到的像素数据输出到后续阶段的图像处理电路。

驱动控制单元17控制对图像传感器11中的各个模块的驱动。例如，驱动控制单元17生成与各个模块的驱动周期相对应的时钟信号并将时钟信号提供到各个模块。

图2是像素21的电路图。图2的A中示出了含有三个晶体管(所谓的3晶体管型)的像素21A的构造示例，图2的B中示出了含有四个晶体管(所谓的4晶体管型)的像素21B的构造示例。

如图2的A所示，像素21A包括PD 31、传输晶体管32、FD 33、放大晶体管34和复位晶体管35。此外，用于组成水平配线22的传输信号线22T连接到传输晶体管32的栅极，用于组成水平配线22的复位信号线22R连接到复位晶体管35的栅极。此外，用于组成垂直配线23的输出信号线23SIG连接到放大晶体管34的源极，且预定的电源电压被提供到复位晶体管35的漏极和放大晶体管34的漏极。

此外，在像素21A中，如果传输晶体管32根据通过传输信号线22T提供过来的传输信号而导通时，那么将PD 31中的通过光电转换而生成的电荷从PD 31传输到FD 33。此外，通过放大晶体管34将累积在FD 33中的电荷经由输出信号线23SIG而输出，以作为与该电荷的电平相对应的像素信号。此外，当复位晶体管35根据通过复位信号线22R提供过来的复位信号而导通时，使累积在FD 33中的电荷复位。此外，在像素21A中，通过FD 33的电位来进行选择与非选择的区分。

此外，如图2的B所示，像素21B包括PD 31、传输晶体管32、FD33、放大晶体管34、复位晶体管35和选择晶体管36。

像素21B所具有的构造与像素21A的构造的不同之处在于：放大晶体管34通过选择晶体管36而连接到输出信号线23SIG，且通过选择晶体管36来进行像素21B的选择与非选择。换言之，如果选择晶体管36根据通过与选择晶体管36的栅极连接的选择信号线22S提供过来的选择信号而导通，那么放大晶体管34和输出信号线23SIG彼此连接。

在以上述这样方式构造出的像素21A和像素21B中，将预定的电源电压提供到这两种构造中的放大晶体管34的漏极和复位晶体管35的漏极。这个电源电压可以被像素阵列单元12中所排列的多个像素21共用或不共用，可以提供固定(恒定)电压以作为该电源电压，或可以通过脉冲驱动来提供电压以作为该电源电压。

顺便提及的是，近年来，随着图像传感器11的规模小型化而进行了像素21的小型化，并且为了提高PD 31的开口率(aperture rate)的目的，提出了由多个PD 31共用晶体管(驱动元件)的结构。在这样的像素共用结构中，例如，像素按照由两个PD 31共用晶体管的共用单元(二像素共用单元)、以阵列的形式排列在像素阵列单元12中。此外，例如，可以采用由四个PD 31共用晶体管的共用单元(四像素共用单元)、由八个PD 31共用晶体管的共用单元(八像素共用单元)或由其他数量的PD 31共用晶体管的共用单元。

将参照图3来说明像素共用结构。

在图3中，二像素共用单元41的构造示例、四像素共用单元42的构造示例和八像素共用单元43的构造示例分别在由相应的虚线围绕的区域中示出。

例如，二像素共用单元41包括两个PD 31₁和31₂、两个传输晶体管32₁和32₂、FD 33、放大晶体管34、复位晶体管35和选择晶体管36。换言之，在这个结构中，两个PD 31₁和31₂共用放大晶体管34、复位晶体管35和选择晶体管36。此外，也可以采用如参照图2的A所描述的不包括选择晶体管36的构造(3晶体管型)。

在二像素共用单元41中，PD 31₁通过传输晶体管32₁连接到FD 33，PD 31₂通过传输晶体管32₂连接到FD 33。此外，传输晶体管32₁和32₂分别根据通过传输信号线22T₁和22T₂提供过来的传输信号而在不同的时刻导通，并且被驱动以便电荷分别从PD 31₁和PD 31₂传输到FD 33。

与二像素共用单元41相似，四像素共用单元42具有如下的结构，该结构中：四个PD 31₁至31₄共用放大晶体管34、复位晶体管35和选择晶体管36。此外，在四像素共用单元42中，传输晶体管32₁至32₄分别根据通过传输信号线22T₁至22T₄提供过来的传输信号而在不同的时刻导通，并且被驱动以便电荷分别从PD 31₁至PD 31₄传输到FD 33。

与二像素共用单元41相似，八像素共用单元43具有如下的结构，该结构中：八个PD 31₁至31₈共用放大晶体管34、复位晶体管35和选择晶体管36。此外，在八像素共用单元43中，传输晶体管32₁至32₈分别根据通过传输信号线22T₁至22T₈提供过来的传输信号而在不同的时刻导通，并且被驱动以便电荷分别从PD 31₁至PD 31₈传输到FD 33。

接着，图4图示了图像传感器11的像素21附近的截面构造的示例。

如图4所示，图像传感器11具有如下的构造：该个构造中，通过粘合层53将传感器芯片51和信号处理芯片52粘合起来。

传感器芯片51具有其中把半导体基板54和配线层55堆叠起来的构造，且图1中所示的像素阵列单元12形成在传感器芯片51中。此外，固态图像传感器21是所谓的背面照射型CMOS图像传感器：在该图像传感器中，使用入射光来照射传感器芯片51的半导体基板54，即背面(指向图4的上侧的表面)，该背面朝向与半导体基板54的其上设置有配线55的表面相反的一侧。

用于驱动像素阵列单元12中的各个像素21的逻辑电路，即图1中的垂直驱动单元13、列处理单元14、水平驱动单元15、输出单元16和驱动控制单元17，都形成在信号处理芯片52中。

在半导体基板54中，例如，P型硅层(P阱)56内的由N型杂质区形成的PD 31和FD 33形成在各个像素21中。此外，传输晶体管32的栅极电极(图5中的传输栅极电极61)形成在半导体基板54的表面处的处于PD 31与FD 33之间的位置中。半导体基板54是接收被用来对图像传感器11进行照射的入射光的光接收层，且通过传输晶体管32将由接收了入射光且进行了光电转换的PD 31生成的电荷传输到FD 33。

配线层55具有如下的构造，该构造中：用于形成图1中的水平配线22和垂直配线23的分别由导体形成的多个层(金属层)被掩埋在层间绝缘膜57中。例如，在图4的构造示例中，配线层55具有包含第一金属层58₁和第二金属层58₂的2层结构。例如，垂直配线23形成在位于半导体基板54附近的一侧上的第一金属层58₁中，而水平配线22形成在位于远离半导体基板54的一侧上的第二金属层58₂中。

这里，在图像传感器11中，通过采用背面照射型结构，能够在不考虑入射到PD 31上的入射光的情况下来设计形成于配线层55中的水平配线22和垂直配线23的布局。换言之，例如，在正面照射型CMOS图像传感器中，存在这样的缺点：因为该CMOS图像传感器具有使用从配线层穿透的入射光来照射PD这一构造，所以形成于配线层中的配线的布局就会不利地影响PD的光接收量。相反，在图像传感器11中，因为能够在不会受到这样的不利影响的情况下设计水平配线22和垂直配线23的布局，所以提高了布局的自由度。

此外，图像传感器11采用了将传感器芯片51和信号处理芯片52堆叠起来的堆叠结构，从而能够在不考虑信号处理芯片52中的金属层的数量的情况下来设计形成于配线层55中的金属层58的数量。换言之，例如，在将逻辑电路布置在传感器芯片51的周围这一构造中，必须在考虑了形成于传感器芯片51的配线层55中的金属层58和形成于逻辑电路中的金属层的情况下，来进行设计。因此，例如当减少金属层的数量时，逻辑电路的面积会增加，且因此就存在成本增加的缺点。

相反，在图像传感器11中，因为能够在不考虑信号处理芯片52中的金属层的数量的情况下来确定形成于配线层55中的金属层58的数量，所以提高了对于形成于配线层55中的金属层58的设计的自由度。

因此，在配线层55中，因为提高了对于图像传感器11中的设计的自由度，所以即使当采用了配线层55中的含有第一金属层58₁和第二金属层58₂的2层结构时也能够防止上述缺点的出现。换言之，即使当在配线的设计规则所允许的范围内提高配线密度时，金属层58也不会不利地影响PD 31的光接收量。此外，即使当减少金属层58的数量时，信号处理芯片52的面积也不会增加。

因此，在图像传感器11中，因为能够通过减少金属层58的数量来减少制造工艺的数量，且能够实现制造成本的降低，所以与传统的图像传感器相比，可以更有效地实施金属层58的数量的减少。

接着，将参照图5来说明图像传感器11中的水平配线22和垂直配线23的布局的第一构造示例。

图像传感器11A具有这样的结构：其中，八像素共用单元44以阵列的形式布置着，且八像素共用单元44中的八个PD 31₁至31₈共用放大晶体管34、复位晶体管35和选择晶体管36。此外，如图5所示，八像素共用单元44包括用于组成传输晶体管32₁至32₈的传输栅极电极61₁至61₈、用于组成放大晶体管34的放大栅极电极62、用于组成选择晶体管36的选择栅极电极63和用于组成复位晶体管35的复位栅极电极64。

此外，以如下的方式来构造出八像素共用单元44：以垂直列×水平行为2×2的方式布置的四个PD 31₁至31₄共用FD 33₁，且以垂直列×水平行为2×2的方式布置的四个PD 31₅至31₈共用FD 33₂。换言之，八像素共用单元44具有这样的构造：其中，共用FD 33的以2×2形式布置的四个PD 31形成一组，并且两个这样的组在垂直方向上连续地布置着(2×2×n(n为2))。

在图像传感器11A中，用于提供当对八像素共用单元44进行驱动时所必需的电力的电源线23VDD与用于输出由八像素共用单元44获得的像素信号的输出信号线23SIG并行地配置着。在这里，电源线23VDD和输出信号线23SIG是如图1所示被布置成在图像传感器11的垂直方向(指向列处理单元14的方向)上延伸的垂直配线23。

此外，在图像传感器11A中，用于将驱动信号提供到传输栅极电极61₁至61₈的传输信号线22T₁至22T₈、用于将驱动信号提供到选择栅极电极63的选择信号线22S和用于将驱动信号提供到复位栅极电极64的复位信号线22R并行地配置着。此外，图5中省略了传输信号线22T₁至22T₄的图示，但是传输信号线22T₁至22T₄是与传输信号线22T₅至22T₈相似地被配置成经过与传输栅极电极61₁至61₄重叠的区域。在这里，传输信号线22T₁至22T₈、选择信号线22S和复位信号线22R是如图1所示被布置成在图像传感器11的水平方向上延伸的水平配线22。

例如，电源线23VDD和输出信号线23SIG形成在图4中的第一金属层58₁中，且传输信号线22T₁至22T₈、选择信号线22S和复位信号线22R形成在第二金属层58₂中。换言之，在图像传感器11A中，配线层55中的与像素21连接的配线由其中配置有垂直配线23的第一金属层58₁和其中配置有水平配线22的第二金属层58₂这两层形成。

此外，虽然在图5中将电源线23VDD图示为一条配线，但是电源线23VDD也可以根据配线布局而包括多条配线。此外，优选的是：在配线的设计规则所允许的范围内，将电源线23VDD布局成使它具有大的配线宽度。因此，就可以减小伴随着消耗电力的增加而发生的电流与电阻之积的电压降(所谓的IR降)。

因此，在图像传感器11A中，通过将电源线23VDD和输出信号线23SIG以及传输信号线22T₁至22T₈、选择信号线22S和复位信号线22R配置在不同的金属层58中，配线层55能够具有2层结构。此外，通过将传输信号线22T₁至22T₈、选择信号线22S和复位信号线22R形成在处于比第一金属层58₁更远离传感器芯片51的一侧上的第二金属层58₂中，就可以抑制由于配线与传感器芯片51之间的电容而造成的特性劣化。

此外，当采用背面照射型CMOS图像传感器作为图像传感器11A时，通过采用本申请的申请人曾经提交的专利文献1中所公开的配线的布局，可以获得电容均匀性。因此，能够抑制饱和信号量的变化且能够获得更好的特性。

接着，将参照图6来说明水平配线22和垂直配线23的布局的第一构造示例的变型例。

如图6所示，与图5的图像传感器11A相似，图像传感器11A’包括了其中八个PD 31₁至31₈共用放大晶体管34、复位晶体管35和选择晶体管36的八像素共用单元44。此外，在图像传感器11A’中，与图像传感器11A相似，配置有电源线23VDD和输出信号线23SIG。

此外，图像传感器11A’与图像传感器11A的不同之处在于：电源线22VDD₁、22VDD₂与传输信号线22T₁至22T₈、选择信号线22S和复位信号线22R并行地配置着且在水平方向上延伸。此外，在图像传感器11A’中，通过接触区(未图示)将电源线23VDD与电源线22VDD₁、22VDD₂连接于重叠的地方中。

换言之，在图像传感器11A’中，由电源线23VDD和电源线22VDD₁、22VDD₂提供当对八像素共用单元44进行驱动时所必需的所有电力，从而使得能够强化电源。换言之，在图像传感器11A’中，电源线23VDD是主电流路径且电源线22VDD₁、22VDD₂是辅电流路径，从而使得能够减少IR降的影响。

此外，图像传感器11A’例如能够具有如下的2层结构：其中，电源线23VDD和输出信号线23SIG形成在第一金属层58₁中，且传输信号线22T₁至22T₈、选择信号线22S、复位信号线22R和电源线22VDD₁、22VDD₂形成在第二金属层58₂中。

此外，与图像传感器11A相似，即使在图像传感器11A’中，也能够通过采用本申请的申请人曾经提交的专利文献1中所公开的配线的布局来获得更好的特性。

接着，将参照图7来说明图像传感器11中的水平配线22和垂直配线23的布局的第二构造示例。

图像传感器11B具有这样的结构：其中，四像素共用单元45以阵列的形式布置着，且四像素共用单元45中的四个PD 31₁至31₄共用放大晶体管34、复位晶体管35和选择晶体管36。换言之，图5的图像传感器11A具有其中八个PD 31₁至31₈共用晶体管的构造，而图像传感器11B具有其中四个PD 31₁至31₄共用晶体管的构造。

此外，在四像素共用单元45中，四个PD 31₁至31₄以垂直列×水平行为2×2(2×2×n(n为1))的方式布置着。此外，将四像素共用单元45构造成使得在水平方向上布置的两个PD 31₁和31₂共用FD 33₁且在水平方向上布置的两个PD 31₃和31₄共用FD 33₂。

此外，四像素共用单元45包括：用于组成传输晶体管32₁至32₄的传输栅极电极61₁’至61₄’、用于组成放大晶体管34的放大栅极电极62、用于组成选择晶体管36的选择栅极电极63、和用于组成复位晶体管35的复位栅极电极64。

此外，在四像素共用单元45中，与图5中的八像素共用单元44不同的是，复位晶体管35与放大晶体管34和选择晶体管36并排地布置着。换言之，在八像素共用单元44中，复位晶体管35被布置在PD 31₁至PD31₈下面；而在四像素共用单元45中，复位晶体管35被布置在PD 31₁和PD 31₂与PD 31₃和PD 31₄之间。因此，在图像传感器11B中，将复位信号线22R配置为与选择信号线22S相邻。

在这里，在图像传感器11B中，在垂直方向上相邻的四像素共用单元45共用传输栅极电极61₁’至61₄’。换言之，四像素共用单元45的传输晶体管32₁和布置在四像素共用单元45上面的四像素共用单元45_-1的传输晶体管32₃共用传输栅极电极61₁’。此外，四像素共用单元45的传输晶体管32₂和布置在四像素共用单元45上面的四像素共用单元45_-1的传输晶体管32₄共用传输栅极电极61₂’。同样，四像素共用单元45的传输晶体管32₃和布置在四像素共用单元45下面的四像素共用单元45₊₁的传输晶体管32₁共用传输栅极电极61₃’，而且四像素共用单元45的传输晶体管32₄和布置在四像素共用单元45下面的四像素共用单元45₊₁的传输晶体管32₂共用传输栅极电极61₄’。

此外，在图像传感器11B中，用于提供当对四像素共用单元45进行驱动时所必需的电力的电源线23VDD与用于输出由四像素共用单元45获得的像素信号的输出信号线23SIG并行配置着且在垂直方向上延伸。此外，用于将驱动信号提供到传输栅极电极61₁至61₄的传输信号线22T₁至22T₄、用于将驱动信号提供到选择栅极电极63的选择信号线22S、和用于将驱动信号提供到复位栅极电极64的复位信号线22R并行配置着且在水平方向上延伸。

此外，在图像传感器11B中，与图5的图像传感器11A相似，电源线23VDD和输出信号线23SIG可以形成在第一金属层58₁中，而且传输信号线22T₁至22T₄、选择信号线22S和复位信号线22R可以形成在第二金属层58₂中。此外，在四像素共用单元45上面与之相邻的四像素共用单元45_-1共用传输信号线22T₁和22T₂，且在四像素共用单元45下面与之相邻的四像素共用单元45₊₁共用传输信号线22T₃和22T₄。

因此，即使在图像传感器11B中也能够在配线层55中采用第一金属层58₁和第二金属层58₂的2层结构，从而使得能够更有效地减少金属层58的数量。

接着，将参照图8来说明水平配线22和垂直配线23的布局的第二构造示例的变型例。

如图8所示，图像传感器11B’与图7的图像传感器11B一样具有如下的结构：其中，四个PD 31₁至31₄共用放大晶体管34、复位晶体管35和选择晶体管36，且该结构的布置与图像传感器11B的布置相似。

此外，在图像传感器11B’中，与图6的图像传感器11A’相似，将电源线22VDD配置为辅电流路径。换言之，即使在图像传感器11B’中，也能够让电源线23VDD是主电流路径且能够让电源线22VDD是辅电流路径，从而使得能够减少IR降的影响。

接着，将参照图9来说明图像传感器11中的水平配线22和垂直配线23的布局的第三构造示例。

在图像传感器11C中，如图9所示，采用了具有四像素共用单元46(其中，布置在垂直方向上的四个PD 31共用晶体管)的构造或具有二像素共用单元47的构造(其中，布置在垂直方向上的两个PD 31共用晶体管)。

四像素共用单元46具有这样的结构：其中，以垂直列×水平行为1×4的方式布置的四个PD 31₁至31₄共用放大晶体管34、复位晶体管35和选择晶体管36。

另一方面，二像素共用单元47具有这样的结构：其中，以垂直列×水平行为1×2的方式布置的两个PD 31₁至31₂共用放大晶体管34、复位晶体管35和选择晶体管36。

此外，在图9中，作为放大晶体管34、选择晶体管36和复位晶体管35的布置，图示了当采用了四像素共用单元46时的布局。此外，在图9中，省略了输出信号线23SIG的图示，但是输出信号线23SIG例如如图5所示跟电源线23VDD形成在同一金属层58中且形成在与电源线23VDD平行的任何位置处。此外，也省略了传输信号线22T₃和22T₄的图示。

即使在采用了以这样方式构造出的四像素共用单元46或二像素共用单元47的图像传感器11C中，也能够采用如下的2层结构：其中，电源线23VDD和输出信号线23SIG以及传输信号线22T₁至22T₄、选择信号线22S和复位信号线22R形成在不同的金属层58中。因此，能够更有效地减少金属层58的数量。

接着，将参照图10来说明水平配线22和垂直配线23的布局的第三构造示例的变型例。

如图10所示，与图9的图像传感器11C相似，图像传感器11C’具有采用了四像素共用单元46或二像素共用单元47的结构。

此外，在图像传感器11C’中，与图6的图像传感器11A’相似，配置有电源线22VDD₁和22VDD₂。换言之，即使在图像传感器11C’中，也能够让电源线23VDD是主电流路径且能够让电源线22VDD₁、22VDD₂是辅电流路径。因此，可以减少IR降的影响。

此外，虽然在上述的构造示例中，已经说明了八像素共用、四像素共用和二像素共用，但是也可以采用其他的共用结构，并且可以采用其中在像素阵列单元12中以阵列形式排列有分别含有一个PD 31的像素21的构造。此外，电源线23VDD、输出信号线23SIG、传输信号线22T、选择信号线22S和复位信号线22R的数量和布局不限于上述的构造示例，也可以在根据配线的设计规则而定的范围内任意设计。

此外，作为形成于配线层55中的金属层58，具有作为配线的功能的金属层58可以具有2层结构，或者可以具有例如如下这样的3层以上的构造：在该构造中，形成有不具有作为配线的功能、且不被连接到外部的金属层(所谓的虚设配线)。例如，可以为了调整配线之间的电容或为了阻挡不必要的光的目的而配置有虚设配线。

此外，在上述的构造示例中，电源线23VDD和输出信号线23SIG形成在第一金属层58₁中，且传输信号线22T₁至22T₈、选择信号线22S和复位信号线22R形成在第二金属层58₂中，但是本发明不限于这一构造，而只要配线层55具有2层结构即可。换言之，可以采用如下的构造：在该构造中，电源线23VDD和输出信号线23SIG形成在第二金属层58₂中，且传输信号线22T₁至22T₈、选择信号线22S和复位信号线22R形成在第一金属层58₁中。

此外，当像素尺寸足够大且不需要考虑配线的光学不利影响时，在正面照射型CMOS型固态图像传感器中，可以采用本发明中的固态图像传感器的构造。

此外，如上所述的图像传感器11例如能够应用于如下的各种电子设备，例如：诸如数码相机或数码摄像机等成像系统、具有成像功能的移动电话、或具有成像功能的其他设备等等。

图11是图示了安装在电子设备上的成像器件的构造示例的框图。

如图11所示，成像器件101包括光学系统102、图像传感器103和DSP(Digital Signal Processor：数字信号处理器)104，并且以如下的方式构造而成：将DSP 104、显示单元105、操作系统106、存储器108、记录器件109和电源系统110经由总线107连接起来，使得能够摄取静止图像和移动图像。

光学系统102包括一个或多个透镜，并将来自对象的图像光(入射光)引导至图像传感器103，以便在图像传感器103的光接收面(传感器单元)上形成图像。

上述的任一构造示例中的图像传感器11可以应用为图像传感器103。在与通过光学系统102而被形成于光接收面上的图像相对应的一定时间段内，在图像传感器103中累积电子。此外，将与累积在图像传感器103中的电子相对应的信号提供到DSP 104。

DSP 104对来自图像传感器103的信号进行各种信号处理以获取图像，并暂时将该图像的数据存储在存储器108中。将存储在存储器108中的图像的数据记录到记录器件109中或提供到显示单元105以便对该图像进行显示。此外，操作系统106接收用户的各种操作并将操作信号提供到成像器件101的各个模块，且电源系统110提供当驱动成像器件101的各个模块时所必需的电力。

在以这种方式构造而成的成像器件101中，通过将如上所述的图像传感器11应用为图像传感器103，就可以更加有效地实施金属层58的数量的减少且可以更加有效地降低成本。

此外，本发明也可以被构造成如下所述。

(1)一种固态图像传感器，其包括：

半导体基板，在所述半导体基板中，排列有多个像素；和

配线层，所述配线层堆叠在所述半导体基板上，并且所述配线层是以将多个导体层掩埋在绝缘膜中的方式来形成的，各所述导体层分别具有多条配线，

其中，在所述配线层中，与所述像素连接的配线由两个所述导体层形成。

(2)根据(1)中所述的固态图像传感器，其中，用于供给当驱动所述像素时所必需的电力的配线被配置在所述两个导体层之中的位于所述半导体基板附近的一侧上的所述导体层中，且用于供给用于驱动所述像素的驱动信号的配线被配置在位于远离所述半导体基板的一侧上的所述导体层中。

(3)根据(1)和(2)中任一者所述的固态图像传感器，其中，在配置有用于供给用于驱动所述像素的驱动信号的所述配线的所述导体层中，还配置有用于辅助地供给当驱动所述像素时所必需的电力的配线。

(4)根据(1)至(3)中任一者所述的固态图像传感器，其还包括：

信号处理基板，在所述信号处理基板中，形成有用于驱动所述像素的逻辑电路，

其中，含有所述半导体基板和所述配线层的传感器基板与所述信号处理基板被堆叠起来。

(5)根据(1)至(3)中任一者所述的固态图像传感器，其中，所述像素按照如下的共用单元而被排列在所述半导体基板中，在该共用单元中：预定数量的光电转换元件共用根据所述驱动信号进行驱动的驱动元件。

(6)根据(5)中所述的固态图像传感器，其中，所述像素按照如下的共用单元而被排列在所述半导体基板中，在该共用单元中：以垂直方向上为两列且水平方向上为两行的四个所述光电转换元件为一组、连续地排列多个组的方式，来构造出所述光电转换元件的排列。

(7)根据(5)中所述的固态图像传感器，其中，所述像素按照如下的共用单元而被排列在所述半导体基板中，在该共用单元中：所述光电转换元件的排列包括垂直方向上为两列且水平方向上为两行的四个所述光电转换元件，并且在彼此相邻的所述共用单元之间共用用于传输所述光电转换元件中所生成的电荷的驱动元件的电极。

(8)根据(5)中所述的固态图像传感器，其中，所述像素按照如下的共用单元而被排列在所述半导体基板中，在该共用单元中：所述光电转换元件的排列包括垂直方向上为一列且水平方向上为四行的四个所述光电转换元件，或者包括垂直方向上为一列且水平方向上为两行的两个所述光电转换元件。

(9)根据(1)至(8)中任一者所述的固态图像传感器，其中，在所述配线层中除了形成有所述两个导体层以外，还形成有不连接到外部的导体层。

(10)根据(1)至(9)中任一者所述的固态图像传感器，所述固态图像传感器具有如下的结构：该结构中，用入射到所述像素上的光照射所述半导体基板的背面，该背面指向与所述半导体基板上的堆叠有所述配线层的正面相反的一侧。

此外，本实施例不限于上述实施例，且在不脱离本发明的主旨的情况下能够做出各种变化。

附图标记列表

11图像传感器 12像素阵列单元 13垂直驱动单元

14列处理单元 15水平驱动单元 16输出单元

17驱动控制单元 21像素 22水平配线

23垂直配线 31 PD 32传输晶体管

33 FD 34放大晶体管 35复位晶体管

41二像素共用单元 42四像素共用单元

43、44八像素共用单元 45、46四像素共用单元

47二像素共用单元 51传感器芯片 52信号处理芯片

53粘合层 54半导体基板 55配线层

56硅层 57层间绝缘膜 58金属层

61传输栅极电极 62放大栅极电极

63选择栅极电极 64复位栅极电极