影像感测器的制作方法

本发明实施例是有关一种影像感测器，且特别是提供一种影像感测器及其制作方法。

背景技术：

许多现今的电子元件包含影像感测器，其中影像感测器可将光学影像转换为用以代表光学影像的数字数据。一般用于电子元件中的影像感测器的一种型式是背面照射(backsideillumination；bsi)影像感测器。背面照射影像感测器包含光侦测器的阵列，其中光侦测器的阵列是位于内连接结构上，且其是配置于相对侧，以做为内连接结构，并用以接收辐射线。此种配置允许辐射线可照射于光侦测器上，且辐射线不会被内连接结构中的传导特征阻挡，故背面照射影像感测器对于入射辐射线具有高感光度。

技术实现要素：

一实施例为一种影像感测器。此影像感测器包含像素感测器、内连接结构和反射器。像素感测器是配置于半导体基材的底侧上，且像素感测器包含光侦测器，且此光侦测器配置于半导体基材内。内连接结构是配置于半导体基材和像素感测器下。其中，内连接结构包含内连接层与接触窗，且接触窗由内连接层延伸至像素感测器。前述的反射器是配置于光侦测器下，且介于内连接层和光侦测器之间。反射器是配置以朝光侦测器反射入射辐射线。

另一实施例为一种制作影像感测器的方法。此方法是先形成第一层间介电(interlayerdielectric；ild)层，以覆盖半导体基材和像素感测器，其中像素感测器是配置于半导体基材上。然后，对第一ild层进行蚀刻，以形成反射区域于像素感测器的光侦测器上，其中像素感测器的光侦测器是配置于半导体基材中。接着，形成反射器于光侦测器上，且此反射器形成于反射区域中。之后，形成第二ild层，以覆盖反射器。而后，形成内连接层于第一ild层和第二ild层上，且此内连接层电性耦合接触窗。其中，接触窗是由内连接层延伸至像素感测器。

又一实施例为一种影像感测器。此影像感测器包含内连接结构、光侦测器和反射器。内连接结构是配置于半导体基材下，且此内连接结构包含堆叠于ild区域内的传导特征的层。光侦测器是配置于半导体基材内。前述的反射器是配置于光侦测器下，且介于内连接结构和光侦测器之间。其中，反射器是配置以朝光侦测器反射入射辐射线。

附图说明

从以下结合所附附图所做的详细描述，可对本发明实施例的实施方式有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸可任意地增加或减少。

图1是绘示具有反射器的背面照射(backsideilluminated；bsi)影像感测器的一些实施例的剖视图；

图2a至图2d是绘示图1的反射器的各种实施例的剖视图；

图3是绘示图1的bsi影像感测器的一些更详尽的实施例的剖视图；

图4是绘示图1的bsi影像感测器中的像素感测器的一些实施例的电路图；

图5是绘示图1的bsi影像感测器的一些实施例的上视图；

图6至图9、图10a至图10d、图11a、图11b、图12至图16、图17a至图17d、图18a、图18b和图19至图27是绘示制造具有反射器的bsi影像感测器的方法的各种实施例的一系列剖视图；

图28与图29是绘示制造具有反射器的bsi影像感测器的方法的各种实施例的流程图。

具体实施方式

以下的揭露提供了许多不同的实施例或例子，以实施发明的不同特征。以下所描述的构件与安排的特定例子是用以简化本发明实施例。当然这些仅为例子，并非用以做为限制。举例而言，在描述中，第一特征形成于第二特征上方或上，可能包含第一特征与第二特征以直接接触的方式形成的实施例，而也可能包含额外特征可能形成在第一特征与第二特征之间的实施例，如此第一特征与第二特征可能不会直接接触。此外，本发明实施例可能会在各例子中重复参考数字及/或文字。这样的重复是基于简单与清楚的目的，以其本身而言并非用以指定所讨论的各实施例及/或配置之间的关系。

另外，在此可能会使用空间相对用语，例如“向下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”等等，以方便描述来说明如附图所绘示的一元件或一特征与另一(另一些)元件或特征的关系。除了在图中所绘示的方向外，这些空间相对用词意欲含括元件在使用或操作中的不同方位。设备可能以不同方式定位(旋转90度或在其他方位上)，因此可利用同样的方式来解释在此所使用的空间相对描述符号。

一些背面照射(backsideilluminated；bsi)影像感测器包含配置于半导体基材内的光侦测器阵列，且此半导体基材是位于内连接结构上。光侦测器自内连接结构延伸，并深入至半导体基材。光侦测器亦可自靠近内连接结构处延伸。光侦测器是配置于内连接结构的相对侧上，以接收辐射线(如光)。

为了增加光侦测器对于辐射线的感光度，光侦测器可延伸更深入半导体基材，而可增加吸收辐射线的面积。然而，增加光侦测器延伸的深度会增加制作成本。其次，为了增加光侦测器对于辐射线的感光度，内连接结构的传导特征可用以朝光侦测器反射回辐射线，进而提供光侦测器两种吸收辐射线的机会。然而，传导特征是借着内连接结构的至少一层间介电(interlayerdielectric；ild)层与光侦测器相隔开，故辐射线可能偏离至相邻的像素感测器，并引起干扰。

本发明实施例是针对高感光度与低干扰且具有反射器的bsi影像感测器。在一些实施例中，像素感测器配置于半导体基材的底侧上，且像素感测器包含配置于半导体基材内的光侦测器。内连接结构是配置于半导体基材下，且内连接结构包含接触窗，其中此接触窗是由内连接结构的内连接层延伸至像素感测器。反射器是配置于光侦测器下，且介于内连接层与光侦测器。反射器是配置以将通过光侦测器的辐射线反射回光侦测器。

借着配置反射器于光侦测器下，光侦测器有利地具有两种吸收辐射线的机会，且此辐射线是照射于光侦测器上。第一种机会发生于当幅射线初始照射于光侦测器上，且第二种机会发生于当辐射线反射回光侦测器。如此一来，光侦测器对于入射的辐射线具有高感光度。再者，借着配置反射器于内连接层与光侦测器之间，反射器是靠近光侦测器，且干扰是有利地减少。

请参照图1，且具有反射器102的bsi影像感测器的一些实施例的剖示图100是被提供。如图所绘，反射器102是配置于像素感测器106的光侦测器104下，且反射器102是配置以将通过光侦测器104的辐射线108反射回光侦测器104。借着将辐射线108反射回光侦测器104，光侦测器104具有高感光度。反射器102进一步地是配置于内连接层110上，且内连接层110是通过接触窗112电性耦合像素感测器106，其中接触窗112延伸于内连接层110与像素感测器106之间。借着配置反射器102于内连接层110上，并介于内连接层110和光侦测器104之间，此反射器102是靠近光侦测器104，且像素感测器106与相邻的像素感测器(未显示)间的干扰是极小的。

像素感测器106是配置于半导体基材114的底侧，且像素感测器106包含光侦测器104。光侦测器104是配置以吸收照射在其上的辐射线108，且于一些实施例中，光侦测器104接触反射器102。其次，光侦测器104是配置于半导体基材114中，或以其他方式包含相对掺杂形式的掺杂半导体区域，做为半导体基材114的邻近区域。在一些实施例中，像素感测器106更包含浮动扩散节点(floatingdiffusionnode；fdn)116与转移晶体管118。fdn116是配置以储存由光侦测器104转移的电荷，且转移晶体管118是配置以选择性地转移电荷至fdn116。fdn116是配置于半导体基材114中，或以其他方式包含相对掺杂形式的掺杂半导体区域，做为半导体基材114的邻近区域。转移晶体管118包含配置于半导体基材114上的栅极120。栅极120是横向地相邻于光侦测器104，且以栅极介电层122与半导体基材144间隔。再者，转移晶体管118包含配置于半导体基材114中的源极区域/漏极区域，其中源极区域/漏极区域分别是位于栅极120的相对侧，并于栅极120上定义通道区域124。在一些实施例中，源极区域/漏极区域的一者是光侦测器104，及/或源极区域/漏极区域的一者是fdn116。

内连接结构126位于像素感测器106与半导体基材114下面，且内连接结构126覆盖像素感测器160的底侧与半导体基材114的底侧。内连接结构126不但包含内连接层110与接触窗112，且还有ild区域128。内连接层110是通过一或多个传导特征(未显示)所定义，且接触窗112由传导特征的一者延伸至像素感测器106。在一些实施例中，接触窗112延伸至转移晶体管118的栅极120。ild区域128覆盖并隔绝内连接层110与接触窗112，以及一些实施例中的反射器102。

请参照图2a至图2d，图1的反射器102的各种实施例的剖视图200a至剖视图200d是被提供。如图2a的剖视图200a所绘示，反射器102包含第一部分202和第二部分204，其中第二部分204沿着光侦测器104配置。反射器102于第一部分202和第二部分204间是不连续的，且于一些实施例中，第一部分202和第二部分204是不同的材料。在其他实施例中，第一部分202和第二部分204是相同的材料。第一部分202和第二部分204可例如为铜、钛、铬、铌、铅、钯、金、银、铝、铝铜、钨或其他反射材料等。

第一部分202是配置于光侦测器下，且于内连接层110上。在一些实施例中，第一部分202接触光侦测器104。其次，第一部分202横向地由光侦测器104的第一侧朝向光侦测器104的第二侧延伸，其中光侦测器104的第二侧是相对于第一侧。在一些实施例中，第一部分202以均一的厚度t横向延伸，及/或以第一部分202的上表面或顶表面206为平面且面向光侦测器104的方式横向延伸。隔离区域208是配置于光侦测器104的第一侧上，且于一些实施例中，转移晶体管118是配置于光侦测器104的第二侧上。隔离区域208从第一部分202延伸出来至半导体基材114的底侧。

第二部分204是配置于第一部分202上，且第二部分204是配置于隔离区域208内。在一些实施例中，第二部分204接触第一部分202及/或被隔离区域208限制。再者，第二部分204从第一部分202延伸出来至隔离区域208。在一些实施例中，第二部分204以均一的宽度w延伸至隔离区域208中，及/或以侧壁表面210为平面且面向光侦测器104的方式延伸。

借着沿着光侦测器104配置第一部分202和第二部分204，通过光侦测器104的辐射线108可被反射回光侦测器104。其次，借着配置第二部分204，使其横向地相邻于光侦测器104，辐射线108可被避免朝相邻的像素感测器(未显示)反射。举例而言，辐射线108可从第一部分202反射，并朝向相邻的像素感测器(未显示)和第二部分204，再从第二部分204反射回光侦测器104。因此，光侦测器104具有高感光度，且其干扰极小。

如图2b的剖视图200b所绘示的内容，反射器102包含第一部分202和第二部分204，且于第一部分202和第二部分204间连续地延伸。其次，第一部分202和第二部分204是相同的材料。举例而言，第一部分202和第二部分204可例如为铜、钛、铬、铌、铅、钯、金、银、铝、铝铜、钨或其他反射材料等。

如图2c的剖视图200c所绘示的内容，反射器102具有一内凹的上表面或顶表面212与凸出的下表面或底表面214。上表面或顶表面212与下表面或底表面214横向地延伸于光侦测器104的相对侧，且于一些实施例中，上表面或顶表面212与下表面或底表面214具有相同的足迹。此足迹是上表面或顶表面212或下表面或底表面214投影至水平面的二维投影。在一些实施例中，反射器102对于中心轴c是对称的，其中此中心轴c是垂直于上表面或顶表面212，且配置于反射器102的宽度w的中心点。其次，在一些实施例中，由反射器102的边缘横向地移动至中心点时，反射器102的厚度t是由0或预期的数值增加。

借着配置反射器102于光侦测器104下，通过光侦测器104的辐射线108可被反射回光侦测器104。如此一来，光侦测器104具有高感光度。再者，借着配置具有内凹剖面的反射器102的上面或顶面，辐射线108是被聚焦于焦点平面216，其中焦点平面216是横向地延伸并通过光侦测器104。举例而言，平行照射于上表面或顶表面212上的辐射线108的光线可被反射至焦点平面216上共同的焦点。如此一来，干扰是极小的。

如图2d的剖视图200d所绘示的内容，反射器102的上表面或顶表面212是内凹的，且反射器102的下表面或底表面214是平面的。其次，由反射器102的边缘横向地移动至反射器102的宽度w的中心点时，反射器102的厚度t是减少的。

请参照图3，图1的bsi影像感测器的一些更详尽的实施例的剖视图300是被提供。如图所绘，半导体基材114能容纳隔离区域208和像素感测器106于半导体基材114的底侧上。半导体基材114可例如为硅的大基材或其他半导体。隔离区域208是配置以电性及/或光性隔离像素感测器106与相邻的像素感测器(未显示)，且隔离区域208延伸至半导体基材114中。其次，隔离区域208是配置于像素感测器106的相对侧上，且于一些实施例中，横向地围绕像素感测器106。隔离区域208可例如为浅沟渠隔离(shallowtrenchisolation；sti)区域、植入隔离区域或深沟渠隔离(deeptrenchisolation；dti)区域。像素感测器106是配置以感测入射光，且像素感测器106包含光侦测器104。再者，在一些实施例中，像素感测器106包含fdn116和转移晶体管118。像素感测器106可例如为主动式像素感测器(activepixelsensor；aps)。

光侦测器104和fdn116是配置于半导体基材中，且是相对掺杂形式(n型或p型)的掺杂半导体区域，以做为半导体基材114的各自区域，其中这些各自区域是围绕掺杂半导体区域。光侦测器104是配置以产生并储存对入射辐射线反应的电荷，且fdn116是配置以储存由光侦测器104转移至此的电荷。在一些实施例中，光侦测器104及/或fdn116具有减少的深度及/或集中度的多个横向延伸302，分别做为光侦测器104及/或fdn116的主体。

转移晶体管118是配置以转移电荷至fdn116，其中此电荷是累积于光侦测器104中。转移晶体管118包含配置于半导体基材114上的栅极120，其中栅极120是横向相邻于光侦测器104。栅极120是借着栅极介电层122与半导体基材114相隔开，且于一些实施例中，栅极120具有侧壁表面，且此侧壁表面沿着侧壁间隔304配置。栅极120可例如为金属、掺杂多晶硅或其他传导材料。栅极介电层122可例如为二氧化硅、高k介电材料(即具有超过3.9的介电常数(k)的介电材料)或其他介电材料。侧壁间隔304可例如为氮化硅、氮氧化硅或其他介电材料。转移晶体管118还包含源极区域/漏极区域。源极区域/漏极区域配置于半导体基材114中，且源极区域/漏极区域是分别配置于栅极120的相对侧上，并定义通道区域124于栅极120上。其中，栅极120选择性地传导施加于栅极120的偏压。源极区域/漏极区域是相对掺杂形式的掺杂半导体区域，以做为半导体基材114的各自区域，其中这些各自区域是围绕掺杂半导体区域。在一些实施例中，源极区域/漏极区域的一者是光侦测器104，及/或源极区域/漏极区域的一者是fdn116。

内连接结构126是位于半导体基材114与像素感测器106下，且内连接结构126覆盖像素感测器106的底侧和半导体基材114的底侧。内连接结构126包含ild区域128与多个内连接层110和306(即金属层)，且这些内连接层110和306堆叠于ild区域128内。在一些实施例中，ild区域128可例如为二氧化硅、低k介电材料(即具有低于3.9的介电常数(k)的介电材料)、硅磷玻璃(phosphosilicateglass；psg)、其他介电材料或上述材料的任意组合。举例而言，ild区域128可包含二氧化硅或psg层与多个低k介电层，且这些低k介电层堆叠于二氧化硅或psg层下。

内连接层110和306是通过各自的传导特征308所定义，如线或垫。其次，在一些实施例中，相较于其他内连接层110共有的厚度t2，最远离半导体基材的内连接层306具有较大的厚度t1。内连接层110和306通过内连接窗312电性耦合另一者，且内连接窗312于相邻的内连接层延伸。再者，最靠近半导体基材114的内连接层110是通过一或多个接触窗112电性耦合像素感测器106，且这些接触窗112是由内连接层110延伸至像素感测器106。举例而言，接触窗112可由内连接层110延伸至转移晶体管118的栅极120。内连接层110和306、接触窗112和内连接窗312可例如为铜、钛、铬、铌、铅、钯、金、银、铝、钨或其他反射材料等的金属。

反射层102是配置于光侦测器104下，且反射层102是配置以将通过光侦测器104的辐射线朝光侦测器104反射回。借着朝光侦测器104反射回辐射线，光侦测器104具有高感光度。反射器102是进一步地配置于最靠近半导体基材114的内连接层110上。借着配置反射器102于最靠近半导体基材114的内连接层110上，反射器102是靠近光侦测器104。其次，可能反射至相邻的像素感测器(未显示)的辐射线是少的且干扰极小。在一些实施例中，反射器102直接邻接光侦测器104，及/或反射器102是根据图2a至图2d的实施例的一者配置。再者，在一些实施例中，反射器102是铜、钛、铬、铌、铅、钯、金、银、铝、钨、其他传导材料或上述材料的任意组合。

在一些实施例中，支撑元件314是透过内连接结构126配置并附加于半导体基材114下。支撑元件314可例如为大基材或积体电路(integratedcircuit；ic)晶片。在一些实施例中，ic晶片是透过内连接结构126电性耦合像素感测器106。ic晶片可举例包含额外的半导体基材(未显示)和配置于额外的半导体基材上的额外的内连接结构(未显示)。

保护层316是配置于半导体基材114和像素感测器106上，且保护层316配置于半导体基材114做为内连接结构126的相对侧。保护层316包含填满彩色滤光层318且以微透镜320覆盖的井。保护层316可例如为介电层的多层堆叠，且此多层堆叠可例如为堆叠于一对氧化层间的氮化层。彩色滤光层318是配置以选择性地传送指定的光色或指定的辐射线波长至像素感测器106，且微透镜320是配置以聚焦入射的辐射线至彩色滤光层318及/或像素感测器106上。

请参照图4，图1的bsi影像感测器中的像素感测器106的一些实施例的电路图400是被提供。如图所绘示的内容，fdn116是选择性地通过转移晶体管118耦合光侦测器104，且fdn116是选择性地通过重置晶体管(resettransistor)404耦合电源402。光侦测器104可例如为光二极管，及/或电源402可例如为直流(directcurrent；dc)电源。转移晶体管118是配置以转移电荷至fdn116，其中此电荷是累积于光侦测器104中。重置晶体管404是配置以清除储存于fdn116的电荷。fdn116限制限制源极跟随晶体管(sourcefollowertransistor)406，其中源极跟随晶体管406选择性地耦合电源402至行选择晶体管(rowselecttransistor)408，且行选择晶体管408选择性地耦合源极跟随晶体管406至输出端410。源极跟随晶体管406是配置以非破坏地读取并放大储存于fdn116的电荷，且行选择晶体管408是配置以对读出电路选择像素感测器106。

当图1的bsi影像感测器中的像素感测器106被描述为如图4所绘示的五个晶体管(5t)aps，像素感测器106的其他实施例可包含更多或更少晶体管。举例而言，像素感测器106的其他实施例可包含如二个、三个或六个晶体管。

请参照图5，图1的bsi影像感测器的一些实施例的上视图500是被提供。如图所绘示的内容，bsi影像感测器的逻辑区域502横向围绕隔离区域208，其中像素感测器106、504和506是被配置于隔离区域208内。逻辑区域502可包含如逻辑及/或记忆元件(未显示)，且逻辑及/或记忆元件是配置以读取及/或储存像素感测器106、504和506对应入射辐射线索产生的数据。隔离区域208是配置以隔离像素感测器106、504和506，且隔离区域208可例如为sti区域。

像素感测器106、504和506是被指定辐射线的各波长。在一些实施例中，像素感测器106、504和506是择一地被指定为辐射线的红光波长(即大约620纳米至750纳米)、辐射线的绿光波长(即大约495纳米至570纳米)和辐射线的蓝光波长(即大约450纳米至495纳米)。举例而言，标示为“r”的像素感测器506是指定为辐射线的红光波长，标示为“b”的像素感测器504是指定为辐射线的蓝光波长，且标示为“g”的像素感测器106是指定为辐射线的绿光波长。再者，在一些实施例中，根据拜尔过滤器马赛克(bayerfiltermosaic)，像素感测器106、504和506交错于红光波长、绿光波长和蓝光波长之间。

依据图1、图2a至图2d或图3中的像素感测器106，像素感测器106、504和506是分别地配置，且像素感测器106、504和506包含各自的彩色滤光层(未显示)，其中，根据辐射线的指定波长，这些各自的彩色滤光层是配置以过滤入射的辐射线。举例而言，如图3所示，像素感测器106包含配置于其上的彩色滤光层318。其次，像素感测器106、504和506包含各自的光侦测器104、508和510，以及各自的反射器102、512和514(未显示于图中)，其中这些各自的反射器102、512和514位于光侦测器104、508和501下。

在一些实施例中，依据对各像素感测器106、504和506的辐射线的指定波长，反射器102、512和514是不同的材料。反射器102、512和514的材料可选自于优化辐射线的指定波长的反射系数的材料。举例而言，指定为辐射线的绿光波长的反射器102可为对绿光波长具有高反射系数(相对于蓝光波长和红光波长)的第一材料，指定为辐射线的蓝光波长的反射器512可为对蓝光波长具有高反射系数(相对于绿光波长和红光波长)的第二材料，且指定为辐射线的红光波长的反射器514可为对红光波长具有高反射系数(相对于绿光波长和蓝光波长)的第三材料。

再者，在一些实施例中，反射器102、512和514是以与此矩阵的一中心间的距离成正比及/或在远离此矩阵的此中心的方向中的方式，分别横向偏移于光侦测器104、508和510。此横向的偏移可例如是就光侦测器104、508和510的边缘及/或中心与反射器102、512和514而言。在一些实施例中，光侦测器104、508和510的中心、反射器102、512和514与矩阵是指各自的足迹的质量中心。此足迹是指投影至水平面的二维投影。

请参照图6至图9、图10a至图10d、图11a、图11b、图12至图16、图17a至图17d、图18a、图18b和图19至图27，制造具有反射器102(请参照如图10c、图11a、图17c、图18a或图22)的bsi影像感测器的方法的各种实施例的一系列剖视图是被提供。

如图6的剖视图600所绘示的内容，第一ild层602是形成以覆盖隔离区域208、像素感测器106和半导体基材114。其次，在一些实施例中，第一ild层602是形成具有平面的上表面或顶表面604，及/或第一ild层602是以二氧化硅、psg或低k介电材料所形成。隔离区域208延伸至半导体基材114中，且隔离区域208是配置于光感测器106的相对侧上。光感测器106包含光侦测器104，且于一些实施例中，光感测器106亦包含fdn116和转移晶体管118。光侦测器104和fdn116是配置于半导体基材114中。转移晶体管118包含栅极120，其中栅极120配置于半导体基材114上，且栅极120借着栅极介电层122与半导体基材114隔开。再者，转移晶体管118包含源极区域/漏极区域，其中源极区域/漏极区域分别配置于栅极120的相对侧上，以于栅极120下定义出通道区域124。源极区域/漏极区域可例如为光侦测器104和fdn116。甚者，在一些实施例中，转移晶体管118包含侧壁间隔304，且此侧壁间隔304沿着栅极120的侧壁表面排列。

在一些实施例中，形成第一ild层602的流程包含沉积或用别的方法生成第一ild层602于隔离区域208、像素感测器106和半导体基材114上。举例而言，第一ild层602可例如是通过化学气相沉积(chemicalvapordeposition；cvd)或物理气相沉积(physicalvapordeposition；pvd)等气相沉积方法沉积，或者利用热氧化法生成。之后，对第一ild层602的上表面或顶表面604进行平面化。此平面化可通过化学机械研磨(chemicalmechanicalpolish；cmp)进行。

请参照图7至图9和图10a至图10d，制造具有反射器102(请参照如图10c)的bsi影像感测器的方法的第一实施例的一系列剖视图700至900与1000a至1000d是被提供。第一实施例可例如参考图2a。

如图7的剖视图700所绘示的内容，对第一ild层602进行第一蚀刻，以形成第一开口702。第一开口702是形成以曝露半导体基材114，并曝露隔离区域208，其中此隔离区域208是位于横向相邻于光侦测器104的位置。其次，第一开口702是形成以定义出反射器102(请参照如图10c)形成于其中的反射区域，且在一些实施例中，第一开口702是形成于横向相邻转移晶体管124的位置。甚者，在一些实施例中，进行第一蚀刻的流程包含沉积并图案化第一光阻层于第一ild层602上。之后，当使用第一光阻层704做为光罩时，第一蚀刻剂706是施加于第一ild层602，以形成第一开口702。于形成第一开口702后，第一光阻层704是被移除。

如图8的剖视图800所绘示的内容，透过第一开口702(请参照如图7)对隔离区域208进行第二蚀刻，以形成第二开口802于隔离区域208中。在一些实施例中，第二开口802是受限于隔离区域208来形成，故第二开口802的侧壁表面和第二开口802的下表面或底表面是与半导体基材114的整体分隔开来并隔离。其次，在一些实施例中，进行第二蚀科的流程包含沉积并图案化第二光阻层804于第一ild层602上，且部分地填满第一开口702，因此隔离区域208是部分地被曝露出。之后，当使用第二光阻层804做为光罩时，第二蚀刻剂806是施加于隔离区域208，以形成第二开口802。于形成第二开口802后，第二光阻层804是被移除。

如图9的剖视图900所绘示的内容，第一反射层902形成以覆盖第一ild层602，并填满第一开口702和第二开口802(请参照如图7与图8)。其次，在一些实施例中，第一反射层902是形成具有平面的上表面或顶表面904，及/或第一反射层902是以铝、银、金、铝铜、铜或其他金属形成。甚者，在一些实施例中，形成第一反射层902的流程包含沉积或以其他方法生成第一反射层902，以覆盖第一ild层602，并填满第一开口702和第二开口802。之后，对第一反射层902的上表面或顶表面904进行平面化，以平面化第一反射层902的上表面或顶表面904。

如图10a的剖视图1000a所绘示的内容，对第一反射层902进行第三蚀刻，以回蚀第一反射层902，直至第一反射层902的上表面或顶表面904大约是与隔离区域208的上表面或顶表面1002一致。在一些实施例中，进行第三蚀刻的流程包含对第一反射层902施加第三蚀刻剂1004，直至第一反射层902的上表面或顶表面904大约是与隔离区域208的上表面或顶表面1002一致。相对于第一ild层602，第三蚀刻剂1004可例如是对第一反射层902优先的(即较为敏感)。

如图10b的剖视图1000b所绘示的内容，第二反射层1006是形成以覆盖第一ild层602，并填满第一开口702(请参照如图10a)。其次，在一些实施例中，第二反射层1006是形成具有平面的上表面或顶表面1008，及/或第二反射层1006是以铝、银、金、铝铜、铜或其他金属。甚者，在一些实施例中，形成第二反射层1006的流程包含沉积或以其他方法生成第二反射层1006，以覆盖第一ild层602，并填满第一开口702。之后，对第二反射层1006的上表面或顶表面1008进行平面化，以平面化第一反射层1006的上表面或顶表面1008。

如图10c的剖视图1000c所绘示的内容，对第二反射层1006进行第四蚀刻，以回蚀第二反射层1006的上表面或顶表面1008至低于第一ild层602的上表面或顶表面604，因此第二反射层1006是限制于第一开口702中。于进行第四蚀刻后，于第一开口702和第二开口802(请参照如图8)中的第一反射层902与第二反射层1006的区域整体地定义出反射器102。在一些实施例中，进行第四蚀刻的流程包含对第二反射层1006施加第四蚀刻剂1010，直至第二反射层1006是回蚀至第一开口702。

如图10d的剖视图1000d所绘示的内容，第二ild层1012形成以填满第一开口702(请参照如图10c)，并具有上表面或顶表面1014，其中上表面或顶表面1014是与第一ild层602的上表面或顶表面604一致。在一些实施例中，第二ild层1012是形成以具有上表面或顶表面1014，且此上表面或顶表面1014是与第一ild层602的上表面或顶表面604共平面。其次，在一些实施例中，第二ild层1012可例如是以二氧化硅、psg或低k介电材料所形成。甚者，在一些实施例中，形成第二ild层1012的流程包含沉积或以其他方法生成第二ild层1012，以填满第一开口702，并覆盖第一ild层602。之后，对第二ild层1012的上表面或顶表面进行平面化，及/或第二ild层1012是回蚀。

请参照图7至图9、图11a与图11b，制造反射器102(请参照如图11a)的方法的第二实施例的一系列剖视图700至900、1100a和1100b是被提供。图11a和图11b的操作是被进行，以替代图10a至图10d的操作，且是于图7至图9的操作之后。第二实施例可例如参考图2b。

如图11a的剖视图1100a所绘示的内容，对第一反射层902进行第三蚀刻，以回蚀第一反射层902的上表面或顶表面904至低于第一ild层602的上表面或顶表面604，因此第一反射层902是受限于第一开口702和第二开口802(请参照如图8)。于进行第三蚀刻后，于第一开口702和第二开口802(请参照如图8)中的第一反射层902的区域定义出反射器102。在一些实施例中，进行第三蚀刻的流程包含对第一反射层902进行第三蚀刻剂1004，直至第一反射层902的上表面或顶表面904是明显地被回蚀。

如图11b的剖视图1100b所绘示的内容，第二ild层1012是形成以填满第一开口(请参照如图11a)，并具有上表面或顶表面1014，其中上表面或顶表面1014是与第一ild层602的上表面或顶表面604一致。其次，在一些实施例中，形成第二ild层1012的流程包含沉积或以其他方法生成第二ild层1012，且接着对第二ild层1012的上表面或顶表面1014进行平面化及/或回蚀。

请参照图12至图16和图17a至图17d，制造反射器102(请参照如图17c)的方法的第三实施例的一系列剖视图1200至1600和1700a至1700d是被提供。图12至图16和图17a至图17d的操作是被进行，以替代前述方法的第一实施例与第二实施例的操作，且是于图6的操作之后。第三实施例可例如参考图2c。

如图12的剖视图1200所绘示的内容，第三光阻层1202是形成于第一ild层602上，并于光侦测器104的相对侧横向地延伸。在一些实施例中，形成第三光阻层1202的流程包含沉积第三光阻层1202于第一ild层602上，且接着利用第一光罩图案化第三光阻层1202。

如图13的剖视图1300所绘示的内容，第一回焊(reflow)或蚀刻制程是进行于第三光阻层1202上，以弯曲第三光阻层1202的上表面或顶表面1302，故上表面或顶表面1302是凸出的。在一些实施例中，第一回焊或蚀刻制程是一回焊制程，且此回焊制程包含加热第三光阻层1202直至第三光阻层1202开始熔融且第三光阻层1202的上表面或顶表面1302弯曲时。举例而言，回焊制程可通过以110℃至130℃的环境温度加热第三光阻层1202的方式来进行。

如图14的剖视图1400所绘示的内容，第四光阻层1402是形成于第一ild层602上，并位于第三光阻层1202的相对侧。在一些实施例中，第四光阻层1402是形成以具有厚度t1，厚度t1是大于第三光阻层1202的厚度t2，及/或第四光阻层1402是横向地相邻于第三光阻层1202。其次，在一些实施例中，形成第四光阻层1402的流程包含沉积第四光阻层1402于第一ild层602和第三光阻层1202上，且接着利用第二光罩图案化第四光阻层。甚者，在一些实施例中，依照第三光阻层1202，第四光阻层1402是以相反的光阻类型所形成，因此第一光罩和第二光罩是相同的。举例而言，第三光阻层1202可为正型光阻，且第二光阻层1402可为负型光阻，或者反的亦可。

如图15的剖视图1500所绘示的内容，第五蚀刻是进行至第一ild层602中，以形成第一开口702于光侦测器104上，且第一开口702具有凸出的下表面或底表面1502。其次，第一开口702是形成，以定义反射器102(请参照如图17c)形成于其中的反射区域，且于一些实施例中，第一开口702是形成于转移晶体管124和隔离区域208之间。甚者，在一些实施例中，进行第五蚀刻的流程包含对第一ild层602、第三光阻层1202与第四光阻层1402(请参照如图14)施加第五蚀刻剂1504，以形成第一开口702。第五蚀刻剂1504对第一ild层602、第三光阻层1202和第四光阻层1402是相同优先的，因此第三光阻层1202和第四光阻层1402是被侵蚀。于形成第一开口702后，第三光阻层1202和/或第四光阻层1402是被移除。

如图16的剖视图1600所绘示的内容，第一反射层902是形成，以覆盖第一ild层602，并填满第一开口702(请参照如图15)。其次，在一些实施例中，第一光阻层902是形成具有平面的上表面或顶表面904。甚者，在一些实施例中，形成第一反射层902的流程包含沉积或以其他方式生成第一反射层902，且接着对第一反射层902进行平面化。

如图17a的剖视图1700a所绘示的内容，第五光阻层1702是形成于第一反射层902上，并横向延伸于光侦测器104的相对侧间。在一些实施例中，形成第五光阻层1702的流程包含沉积第五光阻层1702于第一反射层902上，且接着利用第三光罩图案化第五光阻层1702。第三光罩可例如是相同于第一光罩。

如图17b的剖视图1700b所绘示的内容，第二回焊或蚀刻制程是进行于第五光阻层1702上，以弯曲第五光阻层1702的上表面或顶表面1704，故上表面或顶表面1704是凸出的。在一些实施例中，第二回焊或蚀刻制程是一回焊制程，且此回焊制程包含加热第五光阻层1702直至第五光阻层1702开始熔融且第五光阻层1702的上表面或顶表面1704弯曲时。

如图17c的剖视图1700c所绘示的内容，对第一反射层902进行第六蚀刻，以回蚀第一反射层902的上表面或顶表面904至低于第一ild层602的上表面或顶表面604，故第一反射层902是受限于第一开口702。其次，第六蚀刻弯曲第一反射层902的上表面或顶表面904，故上表面或顶表面是凸出的。于进行第六蚀刻后，第一开口702中的第一反射层902的区域定义出反射器102。在一些实施例中，进行第六蚀刻的流程包含对第一反射层902和第五光阻层1702施加第六蚀刻剂1706，直至第一反射层902是明显地回蚀。第六蚀刻剂1706对第五光阻层1702和第一反射层902是相同优先的，故施加第六蚀刻剂1706时，第五光阻层1702是被侵蚀并移除。

如图17d的剖视图1700d所绘示的内容，第二ild层1012是形成，以填满第一开口702(请参照如图17c)，并具有上表面或顶表面1014，其中上表面或顶表面1014是与第一ild层602的上表面或顶表面604一致。在一些实施例中，形成第二ild层1012的流程包含沉积或以其他方式生成第二ild层1012，且接着对第二ild层1012进行平面化。

请参照图12至图16、图18a和图18b，制造反射器102(请参照如图18a)的方法的第四实施例的一系列剖视图1200至1600、1800a和1800b是被提供。图18a和图18b的操作是被进行，以替代图17a至图17d的操作，且是于图12至图16的操作之后。第四实施例可例如参考图2d。

如图18a的剖视图1800a所绘示的内容，对第一反射层902进行第六蚀刻，以回蚀第一反射层902的上表面或顶表面904至低于第一ild层602的上表面或顶表面，因此第一反射层902是受限于第一开口702。于进行第六蚀刻后，第一开口702中的第一反射层902的区域定义出反射器。在一些实施例中，进行第六蚀刻的流程包含对第一反射层902施加第六蚀刻剂1706，直至第一反射层是明显地被回蚀。

如图18b的剖视图1800b所绘示的内容，第二ild层1012是形成，以填满第一开口702(请参照如图18a)，并具有上表面或顶表面1014，其中上表面或顶表面1014是与第一ild层602的上表面或顶表面604一致。在一些实施例中，形成第二ild层1012的流程包含沉积或以其他方式生成第二ild层1012，且接着对第二ild层1012进行平面化。

请参照图19至图23，制造反射器102(请参照如图22)的方法的第五实施例的一系列剖视图1900至2300是被提供。图19至图23的操作是被进行，以替代前述方法的第一实施例、第二实施例、第三实施例与第四实施例的操作，且是于图6的操作之后。第五实施例可例如参考图2d。

如图19的剖视图1900所绘示的内容，对第一ild层602进行第七蚀刻，以移除第一ild层602的区域，其中此区域是横向围绕光侦测器104。其次，第七蚀刻是被进行，以定义出反射器102(请参照如图22)形成于其中的反射区域，且在一些实施例中，第七蚀刻是被进行，以限制第一ild层602于转移晶体管124和隔离区域208间。甚者，在一些实施例中，进行第七蚀刻的流程包含沉积和利用第四光罩图案化第六光阻层1902于第一ild层602上。之后，利用第六光阻层1902做为光罩时，对第一ild层602施加第七蚀刻剂1904，以移除第一ild层602的周围区域。

如图20的剖视图2000所绘示的内容，对第一ild层602进行第三回焊或蚀刻制程，以弯曲第一ild层602的上表面或顶表面604，故上表面或顶表面604是凸出的。在一些实施例中，第三回焊或蚀刻制程是一回焊制程，且此回焊制程包含加热第一ild层602直至第一ild层602开始熔融且第一ild层602的上表面或顶表面604弯曲时。

如图21的剖视图2100所绘示的内容，第一反射层902是形成，以覆盖第一ild层602、像素感测器106和半导体基材114。其次，在一些实施例中，第一光阻层902是形成具有平面的上表面或顶表面904。甚者，在一些实施例中，形成第一反射层902的流程包含沉积或以其他方式生成第一反射层902，且接着对第一反射层902进行平面化。

如图22的剖视图2200所绘示的内容，对第一反射层902进行第八蚀刻，以移除横向围绕光侦测器104及/或第一ild层602的第一反射层902的区域。在一些实施例中，第八蚀刻是进一步地被进行，以限制第一反射层902直接于第一ild层602上。于进行第八蚀刻后，配置于光侦测器104上的第一反射层902的区域定义出反射器102。在一些实施例中，进行第八蚀刻的流程包含沉积和利用第五光罩图案化第七光阻层2202于第一反射层902上。第五光罩可例如是相同于第四光罩。之后，利用第七光阻层2202做为光罩时，对第一反射层902施加第八蚀刻剂2204，以移除第一反射层902的周围区域。于移除周围区域后，第七光阻层2202是被移除。

如图23的剖视图2300所绘示的内容，第二ild层1012是形成，以覆盖第一反射层902、像素感测器106和半导体基材114。其次，在一些实施例中，第二ild层1012是形成具有平面的上表面或顶表面1014。甚者，在一些实施例中，形成第二ild层1012的流程包含沉积或以其他方式生成第二ild层1012，且接着对第二ild层1012的上表面或顶表面1014进行平面化。

请参照图24至图27，依据前述实施例的一者，一系列绘示于形成反射器102(请参照如图10c、图11a、图17c、图18a或图22)后所进行之后步骤的剖视图2400至2700是被提供。虽然是依据图10d的半导体结构所绘示，但此后步骤亦可进行于图11b、图17d、图18b和图23的半导体结构。

如图24的剖视图2400所绘示的内容，内连接结构306是形成于第一ild层602和第二ild层1012上，并借着接触窗112电性耦合栅极102，其中接触窗112由内连接结构306，经过第一ild层602及/或第二ild层1012，延伸至像素感测器306。在一些实施例中，接触窗112延伸至转移晶体管118的栅极102，及/或接触窗112和内连接结构306是由传导材料所形成，其中传导材料可例如为铜、铝、钨、金或其他传导材料。其次，在一些实施例中，接触窗112和内连接结构306是依据类双镶嵌制程或类单镶嵌制程所形成。类双镶嵌制程和类单镶嵌制程分别是不限于铜的双镶嵌制程和单镶嵌制程，因此其他材料可用以替代铜。

如图25的剖视图2500所绘示的内容，对内连接结构306进行第九蚀刻，以形成传导特征310于第一ild层602和第二ild层1012上。在一些实施例中，进行第九蚀刻的流程包含沉积并图案化于内连接结构306上的第八光阻层2502，故第八光阻层2502遮蔽相当于传导特征310的内连结构306的区域。之后，利用第八光阻层2502做为遮罩，对内连接结构306施加第九蚀刻剂2504，以形成传导特征310。随后，第八光阻层2502是被移除。

如图26的剖视图2600所绘示的内容，第三ild层2602是形成，以覆盖内连接结构306、第一ild层602和第二ild层1012。其次，在一些实施例中，第三ild层2602是形成具有平面的上表面或顶表面2604，及/或第三ild层2602是由二氧化硅、psg、低k介电材料或其他介电材料所形成。甚者，在一些实施例中，形成第三ild层2602的流程包含沉积或以其他方式生成第三ild层2602，且接着对第三ild层2602进行平面化。

如图未绘示的内容，对于额外的内连接结构，图24至图26的操作可重复进行。举例而言，额外的内连接结构可形成于第三ild层2602上，且额外的内连接结构可通过内连接窗电性耦合内连接层306，其中内连接窗是由额外的内连接结构，经由第三ild层2602，延伸至内连接层。额外的内连接结构可接着被进行第十蚀刻，以于第三ild层2602上形成额外的传导特征，且第四ild层可形成，以覆盖额外的内连接层。

如图27的剖视图2700所绘示的内容，图26的半导体结构是旋转180度，且保护层316是形成于半导体基材114上。在一些实施例中，保护层316是由氮化硅或二氧化硅所形成。其次，在一些实施例中，形成保护层316的流程包含沉积或通过如热氧化或气相沉积等其他方法生成保护层316。亦如图27的剖视图2700所绘示的内容，彩色滤光层318是形成并埋藏于保护层316中，且微透镜320是形成并覆盖彩色滤光层318。

请参照图28，制造具有反射器的bsi影像感测器的方法的各种实施例的流程图2800是被提供。

于操作2802中，第一ild层是形成，以覆盖半导体基材的第一侧和配置于第一侧上的像素感测器。请参照如图6。

于操作2804中，对第一ild层进行第一蚀刻，以于像素感测器的光侦测器上形成开口。请参照如图7或图12至图15。

于操作2806中，反射器形成于开口中，且于光侦测器上。请参照如图8至10c、图8、9与11a、图16至17c，或者图16与18a。

于操作2808中，第二ild层是形成，以填满反射器上的开口。请参照如图10d、图11b、图17d或图18d。

于操作2810中，内连接层是形成于第一ild曾和第二ild层上，且内连接层通过接触窗电性耦合像素感测器，其中接触窗是由内连接层延伸至像素感测器。请参照如图24。

于操作2812中，对内连接层进行第二蚀刻，以形成传导特征。请参照如图25。

于操作2814中，第三ild层是形成，以覆盖内连接层。请参照如图26。

于操作2816中，保护层、彩色滤光层、微透镜或上述的组合是形成于半导体基材的第二侧，其中半导体基材的第二侧是相对于第一侧。请参照如图27。

请参照图29，制造具有反射器的bsi影像感测器的方法的其他实施例的流程图2900是被提供。

于操作2902中，第一ild层是形成，以覆盖半导体基材的第一侧和配置于第一侧上的像素感测器。请参照如图6。

于操作2904中，对第一ild层型第一蚀刻，以移除横向围绕化素感测器的光侦测器的第一ild层的区域。请参照如图19。

于操作2906中，回焊制程是进行于第一ild层上，以弯曲第一ild层的上表面或顶表面。请参照如图20。

于操作2908中，反射器形成于第一ild层上。请参照如图21和22。

于操作2910中，第二ild层是形成，以覆盖半导体基材、像素感测器和反射器。请参照如图23。

于操作2912中，内连接层是形成于第一ild层和第二ild层上，且内连接层通过接触窗电性耦合化素感测器，其中接触窗由内连阶层延伸至像素感测器。请参照如图24。

于操作2914中，对内连接层进行第二蚀刻，以形成传导特征。请参照如图25。

于操作2916中，第三ild层是形成，以覆盖内连接层。请参照如图26。

于操作2918中，保护层、彩色滤光层、微透镜或上述的组合是形成于半导体基材的第二侧，其中半导体基材的第二侧是相对于第一侧。请参照如图27。

尽管图28和图29所描述的方法如图所绘示，这些操作或项目的图示的顺序并无意图限制本发明实施例。举例而言，一些操作可以不同的顺序操作，及/或与本发明实施例所描述及/或描述的操作或项目外的操作同时进行。其次，本发明实施例的一或多种实施方式或实施例中，并非所有绘示的操作均须被实施，且本发明实施例所描述的一或多个操作可以一或多个操作及/或阶段完成。

因此，如前所述，本发明实施例提供一种影像感测器。像素感测器是配置于半导体基材的底侧，且像素感测器包含光侦测器，其中光侦测器配置于半导体基材内。内连接结构配置于半导体基材和像素感测器下，且内连接结构包含内连接层与接触窗，其中接触窗由内连阶层延伸至像素感测器。反射器配置于光侦测器下，并介于内连接层和光侦测器间。反射器是配置以朝光侦测器反射入射辐射线。

在其他实施例中，本发明实施例提供一种制作影像感测器的方法。第一ild层是形成，以覆盖半导体基材和配置于半导体基材上的像素感测器。对第一ild层进行蚀刻，以于像素感测器的光侦测器上形成反射区域，其中像素感测器的光侦测器是配置于半导体基材中。反射器是形成于光侦测器上，且于反射区域中。第二ild层是形成，以覆盖反射器。内连接层是形成于第一ild层和第二ild层上，且内连接层电性耦合接触窗，其中接触窗由内连接层延伸至像素感测器。

在另一其他实施例中，本发明实施例提供一种影像感测器。所有内连接结构配置于半导体基材下，且内连接结构包含堆叠于ild区域内的传导特征的层。光侦测器是配置于半导体基材内。反射器是配置于光侦测器下，且介于内连接结构和光侦测器之间。反射器是配置以朝光侦测器反射入射辐射线。

上述已概述数个实施例的特征，因此熟悉此技艺者可更了解本发明实施例的态样。熟悉此技艺者应了解到，其可轻易地利用本发明实施例做为基础，来设计或润饰其他制程与结构，以实现与在此所介绍的实施例相同的目的及/或达到相同的优点。熟悉此技艺者也应了解到，这类对等架构并未脱离本发明实施例的精神和范围，且熟悉此技艺者可在不脱离本发明实施例的精神和范围下，在此进行各种的更动、取代与修改。