一种超结MOS的终端结构及其制造方法与流程

本发明涉及一种超结MOS的终端结构及其制造方法，属超结功率MOS器件的终端结构及其制法。

发明背景

超结功率MOS是在普通DMOS的技术上发展出来的，相对于普通DMOS，除具有输入阻抗高、开关速度快、驱动电路简单、工作频率高等特点外，最主要的克服了传统功率MOS中的理论极限。该结构采用交替的PN结结构代替低掺杂漂移区作为耐压层，在漂移区引入了一个横向电场，为实现电荷的相互补偿，器件漂移区会完全耗尽，这时击穿电压仅与耗尽层厚度及临界电场有关，从而可以在较低的浓度下实现高的击穿电压，交替型PN结的结构为器件提供了一个掺杂浓度更低的耐压承受层。

从功率MOS器件的俯视平面上看，功率器件一般由位于芯片中心区域的有源区和围绕有源区分布的终端区构成。在有源区，功率MOS是由许多相同结构的单元重复排列构成的，各单元并联链接，表面电位基本一致，而终端区的电位与有源区相比有一定差异，因此终端的保护结构很重要。一般有源区为电流流通提供通道，而终端区是利用在耗尽层中引入电荷来改变电场分布，降低内部的峰值电场来提高器件耐压，引入电荷的技术主要分为场环和场板两种。

对于超结器件，其终端保护技术与传统的DMOS有一定不同，超结器件的终端区一般采用与有源区类似的P型柱和N型柱交替式结构，再在其上形成不同的场环和场板来进行终端电场的保护；为形成超结器件中不同深宽比的交替p柱区和n柱区，工艺上一般采用多次外延、深槽外延和深槽侧注等方式实现，其工艺复杂繁琐，容易引起器件性能的不稳定。一般来说，场环和场板等终端保护结构的合理引入，可以使终端电场分布更均匀，有利于器件电压的稳定性，实际上在超结器件终端的P/ N型交替式结构中，场环和场板的控制具有不确定性，不仅增加了工艺的复杂度，也容易在芯片表面引入一定的杂质缺陷，该杂质缺陷会在器件内部额外引入一些电荷，从而影响终端中P/ N型交替式结构的电场效果，降低器件的稳定和可靠性。因此，在保证器件性能情况下，简化超结MOS的终端结构会提高工艺的稳定性，降低生产成本。

申请号：201210010923.6提供的是分裂栅型沟槽功率MOS器件的终端结构及其制造方法。包括栅引出电极(101)、栅电极下部悬浮多晶硅电极(102)、厚氧化层(103)、栅电极连接金属(104)、源电极(105)、漂移区(N-)(106)、漏电极(107)；栅电极引出电极(101)、栅电极下部悬浮多晶硅电极(102)和厚氧化层(103)组合结构构成器件终端且在相同掩膜板及相同工艺中形成。通过5块光刻板的工艺制造流程实现分裂栅型沟槽功率MOS器件结构，在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。

申请号：201210126292.4提供的是一种沟槽功率MOS器件的终端结构及其制造方法。包括栅电极引出电极(101)，栅电极引出电极(101)的下方为悬浮多晶硅电极(102)，悬浮多晶硅电极(102)在厚氧化层103)内部，栅电极引出电极(101)的上方为栅电极连接金属(104)，器件有源区的源电极(105)在元胞结构的顶部，漂移区106)为N型掺杂，漏电极(107)为N型重掺杂；栅电极引出电极(101)、栅电极下部悬浮多晶硅电极102)和厚氧化层(103)组合结构起到器件终端的作用，且在相同掩膜板及相同工艺中形成。在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。

技术实现要素：

本发明目的在于：提供一种超结MOS的终端结构。通过简化终端区的结构，减少了对器件本身的损伤，在不影响工艺的条件下，提高器件性能的稳定性。

本发明的再一目的在于：提供所述超结MOS的终端结构的制造方法。

本发明目的通过下述技术方案实现：一种超结MOS的终端结构，包括P型柱和N型柱，从有源区到终端区的过渡区附近采用了一个多晶场板来使电场分布从有源区平稳过渡到终端区，再利用终端区P型柱和N型柱交替式结构来平衡电场电荷，其中，在重掺杂的N+衬底上进行N型外延层的生长，在外延层表面生长氧化层，通过光刻版利用深槽刻蚀，刻蚀出有源区的沟槽和终端区的沟槽环，假设沟槽宽度为a，有源区沟槽间距为b，终端区沟槽间距为c，则：a＜c≤b。

该结构简化了终端区的电压保护结构，只在过渡区附近采用了一个多晶场板来使电场分布从有源区平稳过渡到终端区，再利用终端区P型柱和N型柱交替式结构来平衡电场电荷；该结构防止在器件终端引入其他结构（如多晶场板）时引入杂质缺陷，减少了对器件本身的损伤，在不影响工艺的条件下，提高器件性能的稳定性。

在上述方案基础上，所述的多晶硅场板以台阶结构横跨在有源区和终端区之间形成的过渡区，在终端区覆盖1到2个P型沟槽，其与所述的N型外延层之间以栅氧化层6和场氧化层8隔离。

在上述方案基础上，所述的超结MOS的终端结构，包括：N型衬底、N+型外延层、P型沟槽、P型体区、P+接触区、栅极氧化层、多晶硅场板、场氧化层、金属电极层、N+源区、绝缘介质层，沟槽宽度a、有源区沟槽间距b和终端区沟槽间距c。

本发明提供上述的制造方法，通过以下步骤实现：

第一步、在重掺杂的N+衬底上进行N型外延层的生长，外延厚度根据实际要求而定；

第二步、在外延层表面生长氧化层，通过光刻版利用深槽刻蚀，刻蚀出有源区的沟槽和终端区的沟槽环，假设沟槽宽度为a，有源区沟槽间距为b，终端区沟槽间距为c，其中：a＜c≤b；

第三步、利用外延生长工艺，在N型外延层上生长P型硅填充沟槽，形成P型柱区，利用平坦化工艺去除表面多余的P型硅，露出N型外延表面；

第四步、在终端区外延层表面形成终端场氧层，在有源区表面依次形成栅极氧化层和多晶硅栅极；

第五步、利用栅极自对准，进行P离子注入形成P型body区以及P型环；

第六步、进行N+离子注入形成源极；

第七步、在表面进行绝缘介质的生长，利用光刻版在介质层上开孔，注入P型杂质，形成P+接触区；

第八步、在器件表面电极金属，形成栅极和源极电极；

本发明优越性在于：通过简化终端区的结构，可防止在器件终端引入如多晶场板等其他结构时引入杂质缺陷。同时，减少了对器件本身的损伤，在不影响工艺的条件下，提高器件性能的稳定性。

附图说明

图1为本发明第一步的示意图；

图2为本发明二、三步的示意图；

图3为本发明第四步的示意图；

图4为本发明第五步的栅极对准示意图；

图5为本发明第五步的示意图；

图6为本发明第六步的示意图；

图7为本发明第七步的示意图；

图8为本发明第八步的示意图。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明：

本发明一种超结MOS的终端结构，包括P型柱和N型柱，其中：从有源区到终端区的过渡区采用了一个多晶场板7来使电场分布从有源区平稳过渡到终端区，再利用终端区P型柱和N型柱交替式结构来平衡电场电荷，其中，在重掺杂的N+衬底1上进行N型外延层2的生长，在N型外延层2表面生长氧化层，通过光刻版利用深槽刻蚀，刻蚀出有源区的沟槽和终端区的沟槽环，本实施例中，沟槽为P型沟槽3，假设沟槽宽度为a，有源区沟槽间距为b，终端区沟槽间距为c，则：a＜c≤b。

所述的多晶硅场板7以台阶结构横跨在有源区和终端区之间形成的过渡区，在终端区覆盖1到2个P型沟槽，其与所述的N型外延层2之间以栅氧化层6和场氧化层8隔离。

本发明按下述步骤制作：

步骤一：如图1所示，在重掺杂的N+衬底1上进行N型外延层2的生长，其中N型外延层2也叫作第一导电类型层（也可为P型），其作用是作为承受耐压的漂移区，厚度一般在40～60um；

步骤二：如图2所示，先所述的N型外延层2表面生长氧化层8作为保护层，再通过光刻版图在芯片表面定义出沟槽刻蚀区域，利用各项异性刻蚀方法在有源区和终端区外延层上进行同时进行深槽刻蚀，沟槽深度一般在30～40um之间，沟槽间距按照如图8所示的“沟槽宽度a＜终端区沟槽间距c≤有源区沟槽间距b”规律执行；

步骤三：如图2所示，利用外延工艺在沟槽内生长P型材料，即第二导电类型层（也可为N型），与N型外延层形成交替排列结构，其P型沟槽浓度和N型外延层2浓度需满足电荷平衡的条件；利用平坦化方式去除表面生长的P型外延层，露出N型外延层的表面即可；

步骤四：如图3所示，在所述的N型外延层2表面生长场氧化层8，刻蚀出有源区后依次生长栅氧化层6和多晶硅层7；利用光刻技术在有源区形成所述多晶硅组成的栅极图形，同时在有源区边界形成一多晶硅场板7，该多晶硅场板7以台阶结构横跨在有源区和终端区之间，也称为过渡区，所述的多晶硅场板7在终端区覆盖1到2个P型沟槽，多晶硅场板7与所述的N型外延层之间在有源区与栅氧化层6隔离和在终端区与场氧化层8隔离；

步骤五：如图4和5所示，利用所述的多晶硅栅极的自对准技术，如图4，进行P型离子注入，经过高温推结，达到P型体区（P-BODY区）要求的深度，如图5所示；

步骤六：图6所示，利用光刻技术，进行N离子的注入，形成N+型的源极5，同时，对所述的多晶硅栅极进行掺杂，降低多晶硅栅极的电阻率；

步骤七：如图6所示，在表面进行绝缘介质的生长，形成绝缘介质层11，利用光刻版在介质层上开孔并注入P型杂质，形成P+型源极欧姆接触区，简称P+接触区10；

步骤八、在所述的绝缘介质层11表面淀积金属，进行光刻刻蚀出栅极和源极所需要的电极图形，并在终端外围边界形成一个所需的金属场板9结构，如图8所示；

步骤九、在所述的N+衬底背面进行晶圆减薄，并通过金属化工艺形成漏极。

如图8所示，由上述方法形成的超结MOS的终端结构，包括：N型衬底1、N+型外延层2、P型沟槽3、P型体区4、N+源区5、栅极氧化层6、多晶硅层7、场氧化层8、金属电极层9、P+接触区10、绝缘介质层11，沟槽宽度a、有源区沟槽间距b和终端区沟槽间距c。

本发明中，采用栅极自对准形成P-BODY区，减少了一次BODY区光刻，在不改变其他工艺条件的情况下，降低了生产成本。

本发明中，在过渡区附近采用了一个台阶式的多晶场板7来使电场分布从有源区平稳过渡到终端区，再利用终端区P型柱和N型柱交替式结构来平衡电场电荷，防止其他电压保护结构（如多晶硅场板）在终端区引入杂质缺陷，增强了工艺稳定，简化了工艺过程，提高器件的可靠度。

本发明中，为实现更好的终端电场效果，沟槽间距按照“沟槽宽度（a）＜终端区沟槽间距（c）≤有源区沟槽间距（b）”规律执行。

本发明中，以N型外延层作为第一导电类型材料，刻蚀后填充的P型柱形成第二导电类型柱来说明，经过平坦化形成交替排列的第一导电类型柱和第二导电类型柱结构。也可以P型材料作为第一导电类型材料，N型柱为第二导电类型材料来进行实现。