一种超结器件的制造方法与流程

本发明涉及半导体制造领域，尤其涉及超结器件的制造方法。

背景技术：

对于常规单一导电类型的功率器件而言，要得到较高的击穿电压，就必须形成较厚的外延层漂移区与较低的掺杂浓度，因而导通电阻会随着击穿电压的增大而急剧增大。然而，导通电阻一般较高且无法进一步降低。

超结结构作为一种先进的漂移区结构越来越受到工业界的重视。超结结构的漂移区采用交替的PN结结构，这种结构的优点在于，在相同耐压下，超结结构漂移区的掺杂浓度可提高一个数量级，因此导通电阻可降低5-10倍。

图1示出了根据现有技术的具有超结结构的半导体器件的示意图。如图1所示，超结结构包括交替的P柱扩散区110和N型外延区120。

目前超结结构主要由两种工艺方法实现：1)多次外延和多次离子注入工艺；2)深槽外延工艺，深槽外延工艺制造的难点在于：形成具有高深宽比的P柱区和N柱区。

对于现有的通过多次外延和多次离子注入形成超结结构的工艺，通常首先在N型衬底上外延生长掺杂的N型外延层，然后在掺杂的N型外延层区域通过注入方式形成P柱扩散区，并获得合适的扩散浓度是达到器件能够稳定运行的关键。现有的生产技术是采用在N型衬底上反复多次生长掺杂的N型外延层，通过光刻在每一掺杂的N型外延层中定制出P柱扩散区，对P柱扩散区进行注入，然后使用高温推阱连接P柱扩散区来达到这个目的的。

虽然现有技术可以实现超结功能，但是在通过外延生长形成掺杂的N型外延层的情况下，很难控制外延层的掺杂浓度的精度，生产出的超结器件的稳定性和电学参数一致性比较差。

因此，需要一种用于超结结构的制造方法，能够解决现有技术存在的部分问题。

技术实现要素：

本发明的目的是提供一种超结器件的制造方法，通过该方法，可精确控制P型区和N型区的掺杂浓度、从而达到精确控制两个区域的浓度精度，实现超结器件的稳定生产，获得电学一致性好的超结器件。

根据本发明的一个方面，提供一种超结器件的制造方法，包括：a)在衬底上提供第一外延层；b)将第一导电类型掺杂剂离子注入到第一外延层内，以形成第一导电类型掺杂剂本体区；c)在所述第一外延层上形成掩模层，以限定用于形成第二导电类型的柱形扩散区的区域；d)将第二导电类型掺杂剂离子注入到第一外延层，以形成第二导电类型掺杂剂本体区；e)去除所述掩模层；f)进行高温推阱，使第一导电类型掺杂本体区中第一导电类型掺杂物和第二导电类型掺杂本体区中第二导电类型掺杂物进行扩散，得到交替的第一导电类型的掺杂区和第二导电类型的柱形扩散区。

根据本发明的一个方面，前述方法中，将第一导电类型掺杂剂离子注入到第一外延层内包括将第一导电类型掺杂剂离子全面注入到第一外延层内。

根据本发明的一个方面，前述方法中，将第一导电类型掺杂剂离子注入到第一外延层内包括：在第一外延层上形成第一掩模层，以限定用于形成第一导电类型的扩散区的区域；将第一导电类型掺杂剂离子注入到第一外延层。

根据本发明的一个方面，前述方法中，形成所述掩模层和所述第一掩模层分别包括：通过光刻工艺在所述第一外延层上形成具有特定图案的光刻胶层作为所述掩模层或所述第一掩模层，所述光刻工艺包括：在所述第一外延层上形成所述光刻胶层；通过对准、曝光、显影工艺去除光刻胶层中的特定部分以暴露部分第一外延层。

根据本发明的一个方面，前述方法还包括在进行高温推阱之前，多次重复步骤a)至步骤e)，以达到预定的总外延层厚度。

根据本发明的一个方面，前述方法还包括在重复步骤a)之前，去除上一层外延层的表面氧化层。

根据本发明的一个方面，前述方法中，所述高温推阱使得各外延层中形成的第一导电类型的掺杂区和第二导电类型的柱形扩散区分别在垂直方向上形成连接。

根据本发明的一个方面，前述方法中，所述第一导电类型为N型，所述第二导电类型为P型。

根据本发明的一个方面，前述方法中，所述第一外延层为本征硅外延层，所述第一导电类型掺杂剂离子为磷离子，所述第二导电类型掺杂剂离子为硼离子。

根据本发明的一个方面，前述方法中，在去除所述掩模层之后，进行表面检查，以确保掩模层去除干净。

由于离子注入浓度精度可以控制在2％以内，相比现有技术只有10％左右精度的外延掺杂浓度精度，可以提高第一导电类型区域的浓度稳定性和一致性，最终提高超结器件的电学一致性。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，放大了层和区域的厚度。相同或相应的部件将用相同或类似的标记表示。

图1示出根据现有技术的具有超结结构的半导体器件的示意图100。

图2A至图2H示出根据本发明的第一实施例形成超结结构的过程的剖面示意图。

图3A至图3J示出根据本发明的第二实施例形成超结结构的过程的剖面示意图。

图4示出根据本发明的一个实施例的形成超结结构的流程图。

具体实施方式

在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。

在通过多次外延和多次离子注入工艺制造超结结构的技术中，通过在第一导电类型外延层中形成深入的第二导电类型的柱形扩散区，并获得合适的扩散浓度是达到超结器件能够稳定运行的关键。

本发明公开了在多次外延和多次离子注入工艺中，利用双注入实现超节结构，获得高耐压结构的制造方法。

形成超结结构的工艺流程包括：在衬底上反复多次生长本征外延层；对于每层本征外延层，通过离子注入形成第一导电类型掺杂剂本体区，通过光刻在每层外延层中限定出用于形成第二导电类型的柱形扩散区的区域并通过离子注入形成第二导电类型掺杂剂本体区，然后使用高温推阱使各层的第一导电类型掺杂本体区中第一导电类型掺杂物和第二导电类型掺杂本体区中第二导电类型掺杂物进行扩散，以形成交替的第一导电类型掺杂区和第二导电类型的柱形扩散区结构。

本发明不仅在第二导电类型的柱形扩散区采用离子注入的方法，对于第一导电类型外延层部分，通过在先生长本征外延层之后也采用离子注入的方法形成第一导电类型掺杂区，来形成超结结构。由于第一导电类型的掺杂区和第二导电类型的柱形扩散区中的掺杂浓度通过离子注入工艺来确定，所以第一导电类型的掺杂区和第二导电类型的柱形扩散区的掺杂浓度易于控制，从而达到精确控制两个区域的浓度精度的目的，实现超结器件的稳定生产，获得电学一致性好的超结器件。

图2A至图2H示出根据本发明的第一实施例形成超结结构的过程的剖面示意图。

首先，如图2A所示，在衬底201上提供第一外延层202。衬底201可以是能用于制造半导体器件的任何材料。在一些实施例中，衬底201可以是单晶硅材料、经掺杂的单晶硅材料、多晶或多层结构衬底或绝缘体上的半导体衬底。在一些实施例中，衬底201可以不包括硅，替代地包括诸如Ge、GaAs或InP等不同的衬底材料。衬底201可以包括一种或多种材料、器件或层，或可以是不具有多层的单种材料。

在本发明的示例实施例中，第一外延层202是通过外延生长在衬底201上形成的预定厚度的本征外延层。衬底201可以是N型硅衬底，而第一外延层202则是本征硅外延层。例如，在本发明的实施例中，外延层的厚度范围在6至8微米之间。在本发明的另一个实施例中，外延层的厚度可超过8微米、达到或大于10微米。

如图2B所示，在对第一外延层202进行后续处理之前，由于将第一外延层202暴露于外部空气，而可能在第一外延层202表面形成的表面氧化层203。

如图2C所示，将第一导电类型掺杂剂离子注入到第一外延层202内，以形成第一导电类型掺杂剂本体区210。在本发明的实施例中，可使用千电子伏特级至兆电子伏特级能量对注入离子进行加速，从而使得第一导电类型本体区能达到预定浓度和预定深度。

如图2D所示，在第一外延层202及表面氧化层203上形成掩模层204，以限定用于形成第二导电类型的柱形扩散区的区域。

在本发明的一个示例实施例中，可通过光刻工艺在第一外延层202上形成具有特定图案的光刻胶层作为掩模层204。该光刻工艺具体包括：首先，在第一外延层202及表面氧化层203上形成光刻胶层。该光刻胶层的厚度可以在3.5微米至6.5微米的范围内。在一个优选实施例中，该光刻胶层的厚度可达到5微米至6.5微米，以保证后续光刻定义出的第二导电类型的柱形扩散区尺寸的精度。通过对准曝光、显影等处理去除光刻胶层中的特定部分以形成开口区域205、206，从而暴露出第一外延层202的特定部分。

然而，本领域的技术人员应该意识到：掩模层204不限于光刻胶层，只要能够在后续离子注入过程中保护被遮挡部分不被注入的材料即可用作掩模层204。例如，掩模层204可以是由金属材料形成的金属硬掩模层。

如图2E所示，将第二导电类型掺杂剂离子注入到第一外延层202内，以形成第二导电类型掺杂剂本体区207、208。在本发明的实施例中，可使用千电子伏特级至兆电子伏特级能量对注入离子进行加速，从而使得第二导电类型本体区能达到预定浓度和预定深度。

在本发明的示例实施例中，第一导电类型为N型，第二导电类型为P型，可使用千电子伏特级至兆电子伏特级能量的磷离子进行第一导电类型掺杂剂的注入；可使用千电子伏特级至兆电子伏特级能量的硼离子进行第二导电类型掺杂剂的注入。第二导电类型掺杂剂的注入所使用的工艺气体可以是BF₃和/或B₂H₆。由于在离子注入过程中，离子的能量可高达兆电子伏特级，这增加了离子的穿透深度，使得单层外延层的厚度得以增加。在本发明的实施例中，外延层的厚度范围在6微米至8微米之间。在本发明的另一个实施例中，外延层的厚度可超过8微米、达到或大于10微米。

如图2F所示，去除掩模层204，并进行表面检查，以确保掩模层被去除干净。在掩模层为光刻胶层的实施例中，可以采用化学试剂湿法去除光刻胶，或者也可以采用等离子体干法技术剥离光刻胶。这种干法技术不仅能够剥离大量光刻胶，而且还能去除一些残余有机物。

如图2G所示，去除表面氧化层203，以保证表面适合下一层外延层的正常生长。可通过化学试剂湿法去除表面氧化层，或者也可以采用干法刻蚀技术去除表面氧化层。

然后，可多次重复图2A至图2G所示的过程，直到形成所需外延厚度。

如图2H所示，将所形成的包含第一导电类型掺杂剂本体区210和第二导电类型掺杂本体区207、208的一个或多个外延层进行高温推阱，使第一导电类型掺杂本体区中第一导电类型掺杂物和第二导电类型掺杂本体区中第二导电类型掺杂物进行扩散，从而使得各层第一导电类型的掺杂区和第二导电类型的柱形扩散区分别在垂直方向上形成连接，并且使各层第一导电类型的掺杂区和第二导电类型的柱形扩散区在水平方向上相连，得到交替的第一导电类型的掺杂区和第二导电类型的柱形扩散区。

图3A至图3J示出根据本发明的第二实施例形成超结结构的过程的剖面示意图。

图3A至图3B所示结构与图2A至图2B所示结构相同，因此不再详细描述。

如图3C所示，在第一外延层202及表面氧化层203上形成掩模层204，以限定用于形成第一导电类型的扩散区的区域。

在本发明的一个示例实施例中，可通过光刻工艺在第一外延层202上形成具有特定图案的光刻胶层作为掩模层204。该光刻工艺具体包括：首先，在第一外延层202及表面氧化层203上形成光刻胶层。可根据所使用的光刻胶的性质以及后续离子注入过程的工艺条件，确定光刻胶层的厚度。在本发明的一个实施例中，光刻胶层的厚度可以在3.5微米至6.5微米的范围内。在一个优选实施例中，该光刻胶层的厚度可达到5微米至6.5微米，以保证后续光刻定义出的第二导电类型的柱形扩散区尺寸的精度。通过对准、曝光、显影等处理去除光刻胶层中的特定部分以形成开口区域215、216、217，从而暴露出第一外延层202的特定部分。

然而，本领域的技术人员应该意识到：掩模层204不限于光刻胶层，只要能够在后续离子注入过程中保护被遮挡部分不被注入的材料即可用作掩模层204。例如，掩模层204可以是由金属材料形成的金属硬掩模层。

如图3D所示，将第一导电类型掺杂剂离子注入到第一外延层202内，以形成第一导电类型掺杂剂本体区211、212、213。在本发明的实施例中，可使用千电子伏特级至兆电子伏特级能量对注入离子进行加速，从而使得第一导电类型本体区能达到预定浓度和预定深度。

如图3E所示，去除掩模层，并进行表面检查，以确保掩模层被去除干净。在掩模层为光刻胶层的实施例中，可以采用化学试剂湿法去除光刻胶，或者也可以采用等离子体干法技术剥离光刻胶。这种干法技术不仅能够剥离大量光刻胶，而且还能去除一些残余有机物。

如图3F所示，在第一外延层202及表面氧化层203上形成掩模层214，以限定用于形成第二导电类型的柱形扩散区的区域。

在本发明的一个示例实施例中，可通过光刻工艺在第一外延层202上形成具有特定图案的光刻胶层作为掩模层214。该光刻工艺具体包括：首先，在第一外延层202及表面氧化层203上形成光刻胶层。可根据所使用的光刻胶的性质以及后续离子注入过程的工艺条件，确定光刻胶层的厚度。在本发明的一个实施例中，光刻胶层的厚度可以在3.5微米至6.5微米的范围内。在一个优选实施例中，该光刻胶层的厚度可达到5微米至6.5微米，以保证后续光刻定义出的第二导电类型的柱形扩散区尺寸的精度。通过对准曝光、显影等处理去除光刻胶层中的特定部分以形成开口区域205、206，从而暴露出第一外延层202的特定部分。

然而，本领域的技术人员应该意识到：掩模层214不限于光刻胶层，只要能够在后续离子注入过程中保护被遮挡部分不被注入的材料即可用作掩模层214。例如，掩模层214可以是由金属材料形成的金属硬掩模层。

如图3G所示，将第二导电类型掺杂剂离子注入到第一外延层202内，以形成第二导电类型掺杂剂本体区207、208。在本发明的实施例中，可使用千电子伏特级至兆电子伏特级能量对注入离子进行加速，从而使得第二导电类型本体区能达到预定浓度和预定深度。

在本发明的示例实施例中，第一导电类型为N型，第二导电类型为P型，可使用千电子伏特级至兆电子伏特级能量的磷离子进行第一导电类型掺杂剂的注入；可使用千电子伏特级至兆电子伏特级能量的硼离子进行第二导电类型掺杂剂的注入。第二导电类型掺杂剂的注入所使用的工艺气体可以是BF₃和/或B₂H₆。由于在离子注入过程中，离子的能量可高达兆电子伏特级，这增加了离子的穿透深度，使得单层外延层的厚度得以增加。在本发明的实施例中，外延层的厚度范围在6微米至8微米之间。在本发明的另一个实施例中，外延层的厚度可超过8微米、达到或大于10微米。

如图3H所示，去除掩模层，并进行表面检查，以确保掩模层被去除干净。在掩模层为光刻胶层的实施例中，可以采用化学试剂湿法去除光刻胶，或者也可以采用等离子体干法技术剥离光刻胶。这种干法技术不仅能够剥离大量光刻胶，而且还能去除一些残余有机物。

如图3I所示，去除表面氧化层203，以保证表面适合下一层外延的正常生长。可通过化学试剂湿法去除表面氧化层，或者也可以采用干法刻蚀技术去除表面氧化层。

然后，可多次重复图3A至图3I所示的过程，直到形成所需外延厚度。

如图3J所示，将所形成的包含第一导电类型掺杂剂本体区211、212、213和第二导电类型掺杂本体区207、208的一个或多个外延层进行高温推阱，使第一导电类型掺杂本体区中第一导电类型掺杂物和第二导电类型掺杂本体区中第二导电类型掺杂物进行扩散，从而使得各层第一导电类型的掺杂区和第二导电类型的柱形扩散区分别在垂直方向上形成连接，并且使各层第一导电类型的掺杂区和第二导电类型的柱形扩散区在水平方向上相连，得到交替的第一导电类型的掺杂区和第二导电类型的柱形扩散区。

图4示出根据本发明的一个实施例的形成超结结构的方法的流程图。

在步骤401，在衬底上提供第一外延层。在本发明的一个示例实施例中，衬底可以是N型硅衬底，而第一外延层是通过外延生长在N型硅衬底上形成的预定厚度的本征硅外延层。例如，在本发明的实施例中，外延层的厚度范围在6微米至8微米之间。在本发明的另一个实施例中，外延层的厚度可超过8微米、达到或大于10微米。

在步骤402，将第一导电类型掺杂剂离子注入到第一外延层内，以形成第一导电类型掺杂本体区。在本发明的一个示例实施例中，将第一导电类型掺杂剂离子全面注入到第一外延层内。在本发明的另一个示例实施例中，在第一外延层上形成掩模层，以限定用于形成第一导电类型的扩散区的区域，然后将第一导电类型掺杂剂离子注入到第一外延层的该区域内，在完成离子注入后，去除掩模层。

可通过光刻工艺在第一外延层上形成具有特定图案的光刻胶层作为掩模层。该光刻工艺具体包括：首先，在第一外延层上形成光刻胶层；通过对准曝光、显影等处理去除光刻胶层中的特定部分以形成开口区域，从而暴露出第一外延层的特定部分。

在步骤403，在第一外延层上形成掩模层，以限定用于形成第二导电类型的柱形扩散区的区域。

在步骤404，将第二导电类型掺杂剂离子注入到第一外延层内，以形成第二导电类型掺杂本体区。在本发明的实施例中，使用千电子伏特级至兆电子伏特级能量对注入离子进行加速，从而使得第二导电类型本体区能达到预定浓度和预定深度。

在步骤405，去除掩模层，并进行表面检查，以确保掩模层被去除干净。在掩模层是光刻胶层的实施例中，可以采用化学试剂湿法去除光刻胶，或者也可以采用等离子体干法技术剥离光刻胶。这种干法技术不仅能够剥离大量光刻胶，而且还能去除一些残余有机物。

在步骤406，去除表面氧化层，以保证表面适合下一层外延的正常生长。

在步骤407，判断外延层的总厚度是否达到预定值，如果外延层的总厚度小于预定值，则返回步骤401；如果外延层的总厚度达到预定值，则进入步骤408。

在步骤408，对各外延层进行高温推阱，使第一导电类型掺杂本体区中第一导电类型掺杂物和第二导电类型掺杂本体区中第二导电类型掺杂物进行扩散，从而使得各层第一导电类型的掺杂区和第二导电类型的柱形扩散区分别在垂直方向上形成连接，并且使各层第一导电类型的掺杂区和第二导电类型的柱形扩散区在水平方向上相连，得到交替的第一导电类型的掺杂区和第二导电类型的柱形扩散区。

在上述过程中，由于离子注入浓度精度可以控制在2％以内，相比只有10％左右精度的外延掺杂浓度精度，可以提高第一导电类型区域的浓度稳定性和一致性，最终提高超结器件的电学一致性。

综上所述，对于本征外延层，通过离子注入形成第一导电类型区域，也对使用掩模层限定的第二导电类型柱形扩散区使用离子注入方式，以精确控制浓度精度，形成超结功能，从而最终使生产出的超结器件达到好的电学一致性。

出于说明和描述的目的已经给出了本发明的实施例的上述描述。不打算穷举或将本发明限于所公开的精确形式。本说明书和所附权利要求包括诸如左、右、顶、底、在......之上、在......之下、上部、下部、第一、第二等术语，这些仅用于描述的目的而不应解释为限制。例如，指示相对的垂直位置的术语指的是衬底或集成电路的器件侧(或有效表面)是该衬底的“顶”面的情况；衬底可实际上处于任何方向，使得在标准陆地参考系中衬底的“顶”侧可低于“底”侧且仍落在术语“顶”的含义内。如在此所使用的术语“在......之上”(包括在权利要求中)不指示在第二层之上的第一层直接在第二层上且与第二层直接接触，除非明确说明如此；在第一层和第一层上的第二层之间可以有第三层或其它结构。可在多个位置和方向上制造、使用或运输本文所述的器件或制品的实施例。相关领域的技术人员可根据以上的教示领会到很多修改和变形是可能的。本领域的技术人员将认识到附图中所示的各组件的各种等价组合和替换。因此本发明的范围不是由该详细说明书限制而是由所附权利要求限定。

以上描述了本发明的若干实施例。然而，本发明可具体化为其它具体形式而不背离其精神或本质特征。所描述的实施例在所有方面都应被认为仅是说明性而非限制性的。因此，本发明的范围由所附权利要求书而非前述描述限定。落入权利要求书的等效方案的含义和范围内的所有改变被权利要求书的范围所涵盖。