本发明涉及半导体器件设计领域，特别涉及一种DDDMOS器件，本发明还涉及该DDDMOS器件的制造方法。
背景技术：
：DMOS功率器件具有高压大电流等特点，DMOS可以在开关模式下工作，功耗极低。DDDMOS(DoubleDiffusedDrainMOSFET)器件即为双扩散漏高压MOSFET器件的简称，是一种常用的横向高压MOS器件。击穿电压作和导通电阻为衡量DDDMOS器件的关键参数而显得尤为重要。图1示出了现有DDDNMOS器件结构剖面图，包括：在一P型衬底1上形成有—N型埋层2；在所述N型埋层上形成有一N型外延层3；在所述N型外延层中形成一P阱5；所述N型外延层中还形成有一N型漂移区4，其与所述P阱5相邻接；在所述P阱5中形成有N型重掺杂区8以及P型重掺杂区9，在所述N型外延层上表面形成有栅氧化层6，栅氧化层上方形成有栅极多晶硅7。现有DDDNMOS器件的漂移区浓度决定了击穿电压和导通电阻。为了实现足够高的击穿电压，漂移区的掺杂浓度不能太高；所以相应的导通电阻会相对高。技术实现要素：本申请所要解决的技术问题是提供一种DDDNMOS器件，能有效提高关断击穿电压、导通击穿电压，同时有效降低导通电阻。为解决上述技术问题，本发明提供一种DDDMOS器件，其特征在于，包括：一硅衬底；形成于所述硅衬底上的一第一导电类型埋层；形成于所述第一导电类型的埋层上的一第一导电类型外延层；形成于所述第一导电类型外延层上的漂移区，所述漂移区内包括第一导电类型重掺杂区；形成于所述第一导电类型外延层上的第二导电类型阱区，该第二导电类型阱区相邻于所述漂移区，所述第二导电类型阱区内形成有第一导电类型重掺杂区以及第二导电类型重掺杂区；形成于所述第二导电类型阱区以及所述漂移区上的栅极多晶硅；所述栅极多晶硅与所述第二导电类型阱区以及所述漂移区之间形成有栅氧化层,所述栅极多晶硅覆盖所述漂移区。较佳地，对于N型DDDMOS器件，所述第一导电类型为N型、第二导电类型为P型；所述DDDMOS器件为P型时，第一导电类型为P型、第二导电类型为N型。一种如权利要求1所述的DDDMOS器件的制造方法，包括以下步骤：步骤一：在硅衬底上通过第一导电类型离子注入形成第一导电类型埋层；步骤二：在所述第一导电类型埋层上生长第一导电类型外延层；步骤三：光刻打开注入区域，注入第一导电类型杂质离子形成第一导电类型漂移区，注入第二导电类型杂质离子形成第二导电类型阱区；步骤四：在所述第一导电类型外延层上通过热氧化方法生长栅氧化层，淀积多晶硅；步骤五：进行多晶硅栅刻蚀，形成栅极多晶硅；步骤六：使所述栅极多晶硅覆盖所述第一导电类型漂移区；步骤七：进行常规的源漏离子注入，分别形成第一导电类型重掺杂区域和第二导电类型重掺杂区域；较佳地，其中第一导电类型重掺杂区域为NLDMOS的源漏区，第二导电类型重掺杂区域为第二导电类型阱区的引出端。较佳地，对于N型DDDMOS器件，所述第一导电类型为N型、第二导电类型为P型；所述DDDMOS器件为P型时，第一导电类型为P型、第二导电类型为N型。较佳地，所述步骤三中掺杂计量为1E13/cm3。较佳地，在干法刻蚀时，使形成的图形覆盖漂移区。较佳地，所述DDDMOS器件为25V的DDDMOS器件。附图说明图1是现有DDDNMOS器件结构剖面图。图2-图6是本发明DDDMOS器件一实施例的制造过程中的结构剖面图。具体实施方式下面结合附图对本发明做详细说明。图2示出了本发明一较佳实施例的N型DDDNMOS器件结构剖面图，本发明的DDDNMOS器件包括：一P型衬底1；形成于所述P型衬底上的一N型埋层2；形成于所述N型埋层上的一N型外延层3；形成于所述N型外延层3上的N型漂移区掺杂4，所述N型漂移区掺杂4内包括N型重掺杂区8；形成于所述N型外延层上的P阱，该P阱相邻于所述漂移区，所述P阱内形成有N型重掺杂区8以及P型重掺杂区9；形成于所述P阱内以及所述漂移区上的栅极多晶硅7；所述栅极多晶硅7与所述P阱以及所述漂移区4之间形成有栅氧化层6,所述栅极多晶硅7覆盖所述漂移区4。其中N型重掺杂区域8作为NLDMOS的源漏区，P型重掺杂区域9作为P阱的引出端。对于P型DDDNMOS器件结构与N型DDDNMOS器件结构类似，都是形成于N型外延层上，两者的漂移区和源漏的掺杂类型正好相反。本发明使多晶硅栅覆盖漂移区。覆盖在漂移区的多晶硅，能够辅助耗尽漂移区，提高offBV(关断击穿电压)；同时，多晶硅下方的漂移区浓度可以大幅提高，保证器件的onBV(导通击穿电压)的提高和导通电阻的有效降低。本发明一较佳实施例的N型DDDNMOS器件的制造方法，包括以下步骤：步骤一，如图2所示：在P型衬底1上通过N型离子注入形成N型埋层2；步骤二，如图3所示：在所述N型埋层上生长N型外延3；步骤三，如图4所示：光刻打开注入区域，注入N型杂质离子形成N型漂移区4，注入P型杂质离子形成P阱5。步骤四，如图5所示：在所述N型外延层上通过热氧化方法生长栅氧化层6，淀积多晶硅7；步骤五，如图5所示：进行多晶硅栅刻蚀，形成栅极多晶硅；步骤六：使所述栅极多晶硅覆盖所述第一导电类型漂移区；具体地，在干法刻蚀时，使形成的图形覆盖漂移区。步骤七：如图6所示：选择性的进行常规的源漏离子注入，分别形成N型重掺杂区域8和P型重掺杂区域9，其中N型重掺杂区域8作为NLDMOS的源漏区，P型重掺杂区域9作为P阱的引出端。本发明的漂移区掺杂计量以及关断击穿电压、导通击穿电压的对比如表一所示：本发明器件对比器件漂移区参杂计量1E13/cm30.3E13/cm3OffBV(V)44.743.8OnBV(V)38<25(notworkable)表一在本实施例中，本发明的DDDMOS器件为25V的DDDMOS器件。由此可见，采用本发明的DDDNMOS器件的制造方法制造的器件，在相同的offBV(关断击穿电压)下，大幅提高了漂移区的浓度，提高onBV(导通击穿电压)和降低导通电阻。同时，使用本发明的DDDNMOS器件的制造方法，应用在25VDDDMOS器件上，效果更为显著。以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。当前第1页1 2 3