一种半导体器件及其制造方法、电子装置与流程

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术：

在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用高k-金属栅极工艺。对于具有32nm以下工艺节点的CMOS而言，所述高k-金属栅极工艺通常为后栅极工艺，其实施过程为先高k介电层后金属栅极和后高k介电层后金属栅极两种。

先高k介电层后金属栅极的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的界面层、高k介电层、覆盖层(capping layer)和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，再在半导体衬底上形成层间介电层，露出伪栅极结构的顶部，之后去除伪栅极结构中的牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积功函数金属层(workfunction metal layer)、阻挡层(barrier layer)和浸润层(wetting layer)；进行金属栅极材料(通常为铝)的填充。

后高k介电层后金属栅极的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的牺牲介电层和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，再在半导体衬底上形成层间介电层，露出伪栅极结构的顶部，之后去除伪栅极结构中的牺牲介电层和牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积界面层、高k介电层、覆盖层、功函数金属层、阻挡层和浸润层；进行金属栅极材料(通常为铝)的填充。

上述工艺过程均需实施两次化学机械研磨过程，第一次是在形成层间介电层后实施，第二次是在填充金属栅极材料后实施。所述化学机械研磨会造成栅极高度的降低，后续形成接触孔时，接触孔会穿通整个栅极，造成器件良率的下降。

因此，需要提出一种方法，以解决上述问题。

技术实现要素：

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成有源/漏区；

在所述半导体衬底上形成层间介电层，覆盖所述栅极结构；

在所述层间介电层上形成具有接触孔开口图案的硬掩膜层，所述接触孔开口图案至少包括对应所述栅极结构的接触孔开口图案以及对应所述源/漏区的接触孔开口图案；

在所述半导体衬底上形成牺牲材料层，仅露出所述硬掩膜层中对应所述源/漏区的接触孔开口图案；

以所述牺牲材料层为掩膜，部分蚀刻露出的所述层间介电层；

去除所述牺牲材料层后，完整蚀刻露出的所述层间介电层，以形成接触孔。

在一个示例中，所述硬掩膜层的材料为氮化钛或氮化钽，确保蚀刻剂对所述硬掩膜层的蚀刻速率高于对所述层间介电层的蚀刻速率。

在一个示例中，所述硬掩膜层的厚度为50埃-500埃。

在一个示例中，所述部分蚀刻为各向异性的干法蚀刻。

在一个示例中，采用灰化工艺或湿法剥离工艺去除所述牺牲材料层。

在一个示例中，所述栅极结构包括自下而上层叠的高k介电层和金属栅极材料层。

在一个示例中，形成所述层间介电层之前，还包括形成接触孔蚀刻停止层的步骤。

在一个示例中，形成所述接触孔后，还包括以下步骤：在接触孔中填充金属材料以形成接触塞；执行化学机械研磨，以去除所述硬掩膜层。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，先蚀刻对应器件源/漏区的层间介电层部分，再同时蚀刻对应栅极结构的层间介电层部分和对应器件源/漏区的剩余层间介电层部分，由此，形成的接触孔不会出现穿通栅极结构的现象，进而提升器件的性能和良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为根据现有技术形成接触孔后获得的器件的示意性剖面图；

图2A-图2E为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件沿着栅极的示意性剖面图；

图3A-图3E为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件沿着有源区的示意性剖面图；

图4为根据本发明示例性实施例一的方法依次实施的步骤的流程图；

图5为根据本发明示例性实施例三的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

如图1所示，其为根据现有技术形成接触孔后获得的器件的示意性剖面图。

在半导体衬底100中形成有隔离结构101以及各种阱(well)结构，作为示例，隔离结构101为浅沟槽隔离(STI)结构。

形成在半导体衬底100上的栅极结构，作为示例，栅极结构包括自下而上层叠的高k介电层102和金属栅极材料层103。

形成在半导体衬底100上覆盖栅极结构的层间介电层104，形成于层间介电层104中的接触孔105。

由于栅极结构属于高k-金属栅极结构，随着半导体工艺节点的不断减小，根据现有技术形成的高k-金属栅极结构的高度很小，导致接触孔105极易穿通栅极结构，造成器件良率的下降。

为了解决上述问题，如图4所示，本发明提供了一种半导体器件的制造方法，该方法包括：

在步骤401中，提供半导体衬底，在半导体衬底上形成有栅极结构，在栅极结构两侧的半导体衬底中形成有源/漏区；

在步骤402中，在半导体衬底上形成层间介电层，覆盖栅极结构；

在步骤403中，在层间介电层上形成具有接触孔开口图案的硬掩膜层，所述接触孔开口图案至少包括对应栅极结构的接触孔开口图案以及对应源/漏区的接触孔开口图案；

在步骤404中，在半导体衬底上形成牺牲材料层，仅露出硬掩膜层中对应源/漏区的接触孔开口图案；

在步骤405中，以牺牲材料层为掩膜，部分蚀刻露出的层间介电层；

在步骤406中，去除牺牲材料层后，完整蚀刻露出的层间介电层，以形成接触孔。

根据本发明提出的半导体器件的制造方法，先蚀刻对应器件源/漏区的层间介电层部分，再同时蚀刻对应栅极结构的层间介电层部分和对应器件源/漏区的剩余层间介电层部分，由此，形成的接触孔不会出现穿通栅极结构的现象，进而提升器件的性能和良率。

为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[示例性实施例一]

参照图2A-图2E和图3A-图3E，其中分别示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件沿着栅极和沿着有源区的示意性剖面图。

首先，如图2A和3A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。半导体衬底200中形成有各种阱(well)结构，为了简化，图示中予以省略。

在半导体衬底200中形成有隔离结构201，隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，隔离结构201为浅沟槽隔离结构。

在半导体衬底200上形成有栅极结构，作为示例，栅极结构包括自下而上层叠的高k介电层202和金属栅极材料层203。形成栅极结构的工艺为先高k介电层后金属栅极或者后高k介电层后金属栅极，这两种工艺为本领域技术人员所熟习，在此不再加以赘述。

高k介电层202的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，特别优选的是氧化铪、氧化锆或氧化铝。金属栅极材料层203的材料包括铝。

此外，在高k介电层202和半导体衬底200之间形成有界面层，其构成材料包括硅氧化物(SiOx)，形成界面层的作用是改善高k介电层202与半导体衬底200之间的界面特性。在高k介电层202和金属栅极材料层203之间形成有自下而上堆叠的覆盖层、阻挡层、功函数设定金属层和浸润层。

作为示例，覆盖层的构成材料包括氮化钛，形成覆盖层的作用是防止后续形成金属栅极结构时实施的蚀刻对高k介电层202造成损伤。阻挡层的材料包括氮化钽，形成阻挡层的作用是防止金属栅极结构中的金属材料向高k介电层202的扩散。功函数设定金属层包括一层或多层金属或金属化合物，对于NMOS而言，其构成材料包括钛、钽、铝、锆、铪及其合金，还包括上述金属元素的碳化物、氮化物等；对于PMOS而言，其构成材料包括钛、钌、钯、铂、钨及其合金，还包括上述金属元素的碳化物、氮化物等。浸润层的材料包括钛或钛铝合金，形成浸润层的作用是调节栅极结构的阈值电压。

在半导体衬底200上还形成有位于栅极结构两侧且紧靠栅极结构的侧壁结构206。作为示例，侧壁结构206由氧化物、氮化物或者二者的组合构成。形成侧壁结构206的工艺过程为本领域技术人员所熟习，在此不再加以赘述。在侧壁结构206外侧的半导体衬底200中形成有源/漏区。

在半导体衬底200上还形成有覆盖栅极结构和侧壁结构206的层间介电层204。形成层间介电层204可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。此外，形成层间介电层204之前，还要先形成接触孔蚀刻停止层207，采用共形沉积工艺形成接触孔蚀刻停止层207，以使形成的接触孔蚀刻停止层207具有良好的阶梯覆盖特性。接触孔蚀刻停止层207的材料优选氮化硅。

接下来，在半导体衬底200上形成硬掩膜层205，覆盖层间介电层204。形成硬掩膜层205的方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。硬掩膜层205的材料可以为氮化钛、氮化钽或者类似的金属材料，保证常规的蚀刻剂对硬掩膜层205的蚀刻速率高于对层间介电层204的蚀刻速率。硬掩膜层205的厚度可以为50埃-500埃。

接着，如图2B和3B所示，在硬掩膜层205中形成接触孔开口图案，所述接触孔开口图案至少包括对应栅极结构的接触孔开口图案以及对应源/漏区的接触孔开口图案。

作为示例，形成接触孔开口图案的工艺步骤包括：在硬掩膜层205上依次形成非晶碳层(APF)、介电质抗反射层(DARC)和具有接触孔开口图案的光刻胶层；以所述光刻胶层为掩膜，执行干法蚀刻工艺蚀刻硬掩膜层205，直至露出层间介电层204；采用灰化工艺去除所述光刻胶层；采用湿法剥离工艺去除所述介电质抗反射层和所述非晶碳层。

接着，如图2C和3C所示，在半导体衬底200上形成牺牲材料层208，仅露出硬掩膜层205中对应器件源/漏区的接触孔开口图案。

作为示例，先通过沉积或旋涂工艺在半导体衬底200上形成牺牲材料层208，再实施常规的光刻、刻蚀工艺，只露出硬掩膜层205中对应器件源/漏区的接触孔开口图案。牺牲材料层208的材料保证常规的蚀刻剂对牺牲材料层208的蚀刻速率高于对硬掩膜层205的蚀刻速率，例如，可以采用光刻胶作为牺牲材料层208的材料。

接着，如图2D和3D所示，以牺牲材料层208为掩膜，部分蚀刻露出的层间介电层204。作为示例，所述蚀刻为各向异性的干法蚀刻，向蚀刻操作室中通入包括含氟气体、氯气、氦气等的混合气体作为蚀刻气体，以及惰性气体(例如氩气、氖气等)作为保护气体。

实施所述部分蚀刻之后，剩余的层间介电层204的厚度应与位于栅极结构上方的层间介电层204的厚度大致相等为宜。

接着，如图2E和3E所示，去除牺牲材料层208。作为示例，采用灰化工艺或湿法剥离工艺实施所述去除。所述灰化工艺可以是以氧等离子体为蚀刻气源的干法蚀刻，所述湿法剥离工艺的腐蚀剂可以是硫酸和双氧水的混合液等，可以依据牺牲材料层208的材料加以选择。

然后，完整蚀刻露出的层间介电层204，直至露出栅极结构的顶部和器件的源/漏区，形成接触孔。

需要说明的是，在同一蚀刻操作室中实施以牺牲材料层208为掩膜部分蚀刻露出的层间介电层204以及去除牺牲材料层208和完整蚀刻露出的层间介电层204的工艺过程。

至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。

与现有工艺相比，根据本发明提出的方法，先蚀刻对应器件源/漏区的层间介电层204部分，使经过蚀刻后剩余的层间介电层204的厚度与位于栅极结构上方的层间介电层204的厚度大致相等，再同时蚀刻对应栅极结构的层间介电层204部分和对应器件源/漏区的剩余层间介电层204部分，由此，形成的接触孔不会出现穿通栅极结构的现象，进而提升器件的性能和良率。

[示例性实施例二]

首先，提供根据本发明示例性实施例一的方法实施的工艺步骤获得的半导体器件，如图2E和3E所示，包括：半导体衬底200，在半导体衬底200中形成有隔离结构以及各种阱(well)结构，作为示例，隔离结构为浅沟槽隔离(STI)结构。

形成在半导体衬底200上的栅极结构，作为示例，栅极结构包括自下而上层叠的高k介电层202和金属栅极材料层203。此外，在高k介电层202和半导体衬底200之间形成有界面层，在高k介电层202和金属栅极材料层203之间形成有自下而上堆叠的覆盖层、阻挡层、功函数设定金属层和浸润层。

形成于栅极结构两侧且紧靠栅极结构的侧壁结构206。作为示例，侧壁结构206由氧化物、氮化物或者二者的组合构成。在侧壁结构206外侧的半导体衬底200中形成有源/漏区。

形成于半导体衬底200上覆盖栅极结构和侧壁结构206的层间介电层204。此外，形成层间介电层204之前，还要先形成接触孔蚀刻停止层207，采用共形沉积工艺形成接触孔蚀刻停止层207，以使形成的接触孔蚀刻停止层207具有良好的阶梯覆盖特性。接触孔蚀刻停止层207的材料优选氮化硅。

形成于层间介电层204上的硬掩膜层205，穿通硬掩膜层205和层间介电层204的接触孔。

然后，通过后续工艺完成整个半导体器件的制作，包括：在接触孔的底部形成自对准硅化物；填充金属(通常为钨)于接触孔中形成连接互连金属层与自对准硅化物的接触塞；执行化学机械研磨，使器件的顶面平整的同时去除硬掩膜层205；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于实施器件封装时的引线键合。

[示例性实施例三]

本发明还提供一种电子装置，其包括根据本发明示例性实施例二的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。

其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。

所述电子装置的内部元件包括示例性实施例二所述的半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。