制造半导体装置的设备的制作方法

本公开实施例涉及半导体制造技术，且特别涉及半导体装置以及制造半导体装置的设备和方法。

背景技术：

半导体装置用于各种不同的电子应用，例如，个人电脑、手机、数码相机和其他电子设备。半导体装置的制造通常通过在半导体基底上依序沉积绝缘或介电层、导电层和半导体层的材料，并且使用光刻技术将各种材料层图案化，以形成电路组件以及元件于半导体基底上。

半导体工业通过持续微缩最小部件的尺寸，使得更多组件整合至指定的区域中，以持续改善各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度。然而，随着最小部件尺寸的微缩，出现了需要被解决的额外的问题。

技术实现要素：

本公开的一些实施例提供制造半导体装置的设备，此设备包含集体晶片盘，集体晶片盘包含多个独立晶片槽，这些独立晶片槽具有各自的独立晶片盘，这些独立晶片盘配置为绕着各自的第一轴旋转，集体晶片盘配置为围着绕第二轴旋转。此设备还包含耦接至集体晶片盘的马达，以及配置为控制马达的控制单元，使得独立晶片盘绕着各自的第一轴旋转，且集体晶片盘绕着第二轴旋转。

本公开的一些实施例提供制造半导体装置的设备，此设备包含耦接至轴的基座，此基座具有多个晶片槽，多个晶片盘设置于基座的第一侧上的各自的晶片槽中。此设备还包含独立基座齿轮，独立基座齿轮耦接至在基座的第二侧上的各自的晶片盘。此设备还包含集体基座齿轮，集体基座齿轮耦接至在基座的第二侧上的轴，集体基座齿轮配置为绕着此轴旋转，独立基座齿轮机械地且物理上地耦接至集体基座齿轮。

本公开的一些实施例提供制造半导体装置的方法，此方法包含分配多个前驱物材料于承载多个晶片的集体晶片盘上，当分配前驱物材料时加热集体晶片盘，当分配前驱物材料且加热集体晶片盘时绕着第一轴旋转集体晶片盘，当分配前驱物材料且加热集体晶片盘时绕着各自的第二轴旋转晶片，第一轴不同于每一个第二轴，以及自每一个晶片将集成电路装置分割。

附图说明

通过以下的详述配合所附附图，可以更加理解本公开实施例的观点。值得注意的是，根据业界标准惯例，各个不同部件(feature)未必按照比例绘制。事实上，为了讨论的明确易懂，各个不同部件的尺寸可随意增加或减少。

图1A和图1B是根据一些实施例分别说明集体晶片盘的剖面示意图和平面示意图。

图2和图3是根据一些实施例说明沉积系统的示意图。

图4是根据一些实施例说明鳍式场效晶体管(fin field-effect transistor，FinFET)的三维示意图的范例。

图5至图22B是根据一些实施例，利用图2和图3的沉积系统制造鳍式场效晶体管(FinFET)的各个中间阶段的剖面示意图。

附图标记说明：

10～集体晶片盘；

12～晶片；

14～轴；

16～基座；

18～晶片槽；

20～独立晶片盘；

22～支架；

24～吸盘；

26～隔离件；

28～密封件；

30～独立基座齿轮；

32～集体基座齿轮；

34～紧固件；

50～基底；

50B～第一区；

50C～第二区；

52、56～鳍片；

54～隔离区；

58～虚设介电层；

60～虚设栅极层；

62～掩模层；

70～虚设栅极；

72～掩模；

80～栅极密封间隔物；

82～外延的源极/漏极区；

86～栅极间隔物；

88、108～层间介电层；

90、100～凹陷；

92～栅极介电层；

94～栅极电极；

102～硬掩模；

104～介电层材料；

106～虚设接触物材料；

110、112～接触物；

200～沉积系统；

211～第一前驱物输送系统；

213～第二前驱物输送系统；

215～第三前驱物输送系统；

217～第四前驱物输送系统；

219～沉积腔室；

221～气体供应；

223～流量控制器；

225～前驱物气体控制器；

227～控制单元；

229～歧管；

231～喷洒头；

233～壳体；

237～排气出口；

239～真空泵；

243～驱动机构；

251～处理单元；

253～显示器；

255～输入/输出组件；

257～中央处理单元；

259～存储器；

261～大量存储装置；

263～视频配接器；

265～输入/输出接口；

267～汇流排；

269～网络接口；

271～区域网络或广域网络；

R1～第一轴；

R2～第二轴。

具体实施方式

以下提供许多不同的实施例或示范，用于实施本公开实施例的不同部件。以下描述了组件和配置的具体范例，以简化本公开实施例。当然，这些仅仅是范例，并非意图限制本公开实施例。举例而言，叙述中若提及第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开实施例可能在许多范例中重复参照的标号及/或字母。这些重复的目的是为了简化和清楚，其本身并非用于表示各种实施例及/或所讨论的配置之间的关系。

再者，在以下叙述中可使用空间上相关措辞，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他类似的用语，以简化一元件或部件与其他元件或其他部件之间如图所示的关系的陈述。此空间相关措辞除了包含附图所描绘的方位，还包含装置在使用或操作中的不同方位。装置可以朝其他方位定位(旋转90度或在其他方位)，且在此使用的空间相关描述可依此相应地解读。

根据各种实施例，描述半导体装置、其制造方法和制造工具。特别是，制造工具例如沉积腔室可包含在沉积过程中加热基底的基座(susceptor)或晶片载台(platform)。基座包含多个用以承载晶片的槽(pockets)，并且每一个槽具有齿轮，其机械性地耦接至基座的中心齿轮。通过转动中心齿轮或槽齿轮的其中一者，可在沉积的过程中使得每一个晶片在其各自的槽中旋转，而不会破坏沉积腔室的任何真空(例如，原位(in situ))。在沉积的过程中也可旋转基座。基座的顶面可能具有不均匀的加热轮廓；在槽中独自旋转每片晶片且与基座共同旋转，这可使每片晶片在沉积过程中大致上均匀地被加热。在沉积工艺的过程中均匀地加热晶片可改善沉积材料的厚度均匀度。在沉积过程中旋转而不破坏腔室的任何真空可避免机台的停机时间，机台的停机时间可能经由停止沉积工艺、移除和转动晶片以及重启沉积工艺所引起。

图1A和图1B分别说明用以承载多片晶片12的集体晶片盘(collective wafer platter)10的剖面示意图和平面示意图。集体晶片盘10包含轴(shaft)14和基座16。集体晶片盘10可连接至驱动机构(未显示于图1A和图1B，但将于后续讨论)，在晶片加工处理步骤的过程中，例如沉积工艺，可操作驱动机构使基座16在工艺腔室中旋转或转动。在一些实施利中，基座16固定于轴14，并且驱动机构驱动轴14，使得轴14和基座16一起转动。在一些实施例中，基座16是自由的绕轴14旋转，且驱动机构驱动基座16，使得基座16绕轴14旋转。在一些方面，基座16作为工艺表面以机械性地支撑晶片12。基座16可吸收电磁能并且将电磁能转变为热能，以在工艺过程中加热晶片12，并且基座16可由非透明材料制成，例如碳化硅、具有碳化硅涂层的石墨及/或类似材料。基座16具有多个晶片槽18，每一个晶片槽18承载各自的晶片12。

独立晶片盘20承载在各自的晶片槽18中的晶片12。每一个独立晶片盘20包含支撑吸盘(chuck)24的支架22。支架22延伸穿过基座16，并且吸盘24保持在各自的晶片槽18中的晶片12。独立晶片盘20还包括隔离件(isolator)26，隔离件26保护晶片12，且将晶片彼此隔离。隔离件26沿着晶片12的侧壁延伸，并且隔离件26的顶面可(或可不)延伸至晶片12的顶面之上。独立晶片盘20的直径等于晶片12的直径或者由于具有隔离件26而大于晶片12的直径。晶片槽18等于或大于晶片12，且大到足以容纳独立晶片盘20的直径。密封件28介于集体晶片盘10与独立晶片盘20之间，且当独立晶片盘20转动时，密封件28防止工艺气体(后续进一步讨论)自晶片槽18的底部逸出。

每一个独立晶片盘20将在各自的晶片槽18中的各自晶片12旋转。每一个独立晶片盘20具有独立基座齿轮30连接至支架22，且相对于吸盘24位于基座16的相反侧上。尽管图1B显示一个独立基座齿轮30，应理解的是，每一个独立晶片盘20耦接至各自的独立基座齿轮30。每一个独立基座齿轮30物理上且机械性地耦接至集体基座齿轮32。以紧固件34(fastener)将集体基座齿轮32安装至轴14，紧固件34可以是例如插销(pin)。在操作期间，晶片12在其晶片槽18中独立地旋转，且集体绕着轴14旋转。独立晶片盘20绕第一轴R1旋转，第一轴R1沿着支架22在纵向方向上延伸，并且垂直于独立基座齿轮30的主表面。集体晶片盘10绕第二轴R2旋转，第二轴R2沿着轴14在纵向方向上延伸，并且垂直于集体基座齿轮32的主表面。

在一些实施例中，当轴14旋转时，集体基座齿轮32绕轴14旋转。在这样的实施例中，基座16固定于轴14，且紧固件34将集体基座齿轮32附接于轴14，使得集体基座齿轮32绕轴14自由地旋转。驱动机构连接至轴14和集体基座齿轮32，且分别地旋转轴14和集体基座齿轮32，并且驱动机构可在不同或相同的方向旋转轴14和集体基座齿轮32。在第一方向上旋转集体基座齿轮32使独立基座齿轮30在与第一方向相反的第二方向上旋转，这使每一个独立晶片盘20的支架22、吸盘24和隔离件26旋转，接着旋转各自的晶片12。独立晶片盘20绕第一轴R1在第一转动方向上旋转，且集体晶片盘10绕第二轴R2在第二转动方向上旋转。在一些实施例中，第一转动方向和第二转动方向是相同方向。举例而言，集体晶片盘10和独立晶片盘20两者皆可在顺时针方向上或逆时针方向上旋转，在一些实施例中，第一转动方向与第二转动方向相反。举例而言，集体晶片盘10可在顺时针方向上旋转，而独立晶片盘20可在逆时针方向上旋转。

在一些实施例中，集体基座齿轮32固定于轴14。在这样的实施利中，基座16绕轴14自由转动，且紧固件34将集体基座齿轮32附接于轴14，使得集体基座齿轮32不会自由地绕轴14旋转。驱动机构连接且旋转一或多个独立基座齿轮30。驱动独立基座齿轮30造成独立晶片盘20旋转，并且也造成独立基座齿轮30绕集体基座齿轮32旋转，藉此造成基座16绕轴14旋转。

图2和图3说明包含集体晶片盘10的沉积系统200的示意图。图2说明沉积系统200，其可用以实施顺应性(conformal)沉积工艺，例如原子层沉积(atomic layer deposition，ALD)，以形成一或多个材料于晶片12上。在一实施例中，沉积系统200接收来自于第一前驱物输送系统211、第二前驱物输送系统213、第三前驱物输送系统215和第四前驱物输送系统217的前驱物材料，以形成一系列单层材料来覆盖形成于晶片12上的一或多个部件。在一实施例中，第一前驱物输送系统211、第二前驱物输送系统213、第三前驱物输送系统215和第四前驱物输送系统217可彼此连结来提供各种不同的前驱物材料至沉积腔室219，其中晶片12放置于集体晶片盘10上。第一前驱物输送系统211、第二前驱物输送系统213、第三前驱物输送系统215和第四前驱物输送系统217可具有与彼此相似的物理组件。

举例而言，第一前驱物输送系统211、第二前驱物输送系统213、第三前驱物输送系统215和第四前驱物输送系统217可各自包含气体供应221和流量控制器223。在第一前驱物以气态存储的实施例中，气体供应221可供应第一前驱物至沉积腔室219。气体供应221可以是容器(vessel)，例如气体存储槽，其位于沉积腔室219附近，或者也可远离沉积腔室219。或者，气体供应221可以是独立制备和输送第一前驱物至流量控制器223的设施(facility)。可利用任何对于第一前驱物而言适当的来源作为气体供应221，本公开实施例的范畴内完全包含所有这样的来源。

气体供应221可供应期望的前驱物至流量控制器223。可使用流量控制器223来控制前驱物流至前驱物气体控制器225的流量，以及最终流至沉积腔室219的流量，藉此亦有助于控制沉积腔室219内的压力。流量控制器223可以是例如比例阀、调节阀、针阀、压力调节器、质量流量控制器、前述的组合或类似组件。然而，可使用任何适当方法控制和调节流量，本公开实施例的范畴内完全包含所有这样的组件和方法。

虽然在此描述的第一前驱物输送系统211、第二前驱物输送系统213、第三前驱物输送系统215和第四前驱物输送系统217具有相同的组件，本领域技术人员将能理解，这仅仅只是图示的范例，并非意欲将实施例限定为任何的形式。在沉积系统200中可以替换地使用任何种类的适当的前驱物输送系统，前驱物输送系统具有任何种类和数量的独立组件，这些组件与任何其他前驱物输送系统相同或不同，本公开实施例的范畴内完全包含所有这样的前驱物系统。

此外，在第一前驱物以固态或液态存储的实施例中，气体供应221也可存储载体气体，且可将载体气体导入前驱物罐中(未分别地显示)，前驱物罐以固态或液态的形式存储第一前驱物。接着，在被送到前驱物气体控制器225之前，第一前驱物会汽化或升华成为前驱物罐的气态部分，然后使用载体气体来推送和承载第一前驱物。可以利用任何适合的方法和单元的组合来提供第一前驱物，且本公开实施例的范畴内完全包含所有这样的单元的结合。

第一前驱物输送系统211、第二前驱物输送系统213、第三前驱物输送系统215和第四前驱物输送系统217可供应各自独立的前驱物材料至前驱物气体控制器225中。为了输送期望的前驱物材料至沉积腔室219中，前驱物气体控制器225将第一前驱物输送系统211、第二前驱物输送系统213、第三前驱物输送系统215和第四前驱物输送系统217连接至沉积腔室219，且将这些前驱物输送系统与沉积腔室219隔离。前驱物气体控制器225可包含例如阀、流量计、感测器以及类似的装置，以控制每一个前驱物的输送速率，且通过接收来自于控制单元227的指令来控制前驱物气体控制器225(参考图3进一步描述如后)。

当前驱物气体控制器225收到来自控制单元227的指令时，可开启或是关闭阀门以连结第一前驱物输送系统211、第二前驱物输送系统213、第三前驱物输送系统215和第四前驱物输送系统217的其中一个至沉积腔室219，且引导期望的前驱物材料通过歧管(manifold)229至沉积腔室219中，再至喷洒头(showerhead)231。可利用喷洒头231来分散选定的前驱物材料至沉积腔室219中，并且为了将来自于不均匀分散所产生的不期望的工艺条件最小化，可以将喷洒头231设计为均匀地分散前驱物材料。在一实施例中，喷洒头231可为具有开口均匀地分散于喷洒头231各处的圆形设计，使期望的前驱物材料分散至沉积腔室219中。

然而，本领域技术人员将能理解，上述通过单一喷洒头231或单一导入点将前驱物材料导入沉积腔室219中，只是为了图示说明而非意图限制本公开实施例。可以替换地利用任何数量的分开且独立的喷洒头231或其他开口将前驱物材料导入沉积腔室219中。本公开实施例的范畴完全包含所有这样的喷洒头和其他导入点的组合。

沉积腔室219可接收期望的前驱物材料并且让前驱物材料暴露于晶片12，且沉积腔室219可以是任何期望的形状，此期望的形状可适合用于分散前驱物材料，且适合用于让前驱物材料与晶片12接触。在图2所示的实施例中，沉积腔室219具有圆柱形的侧壁和底部。然而，沉积腔室219并不限于圆柱形，也可利用任何其他合适的形状、例如中空方管、八边形或类似形状。再者，沉积腔室219可被对于各种工艺材料是惰性的材料所制成的壳体233所围绕。依此而言，当壳体233可以是能承受沉积工艺中涉及的化学品和压力的任何适当材料时，在一实施例中，壳体233可以是钢、不锈钢、镍、铝、这些材料的合金、前述材料的组合及类似材料。

为了在沉积工艺的过程中定位和控制晶片12，在沉积腔室219内晶片12可放置于集体晶片盘10上，并且也旋转晶片12。如上所述，在沉积工艺的过程中，集体晶片盘10的基座16可加热晶片12。控制单元227可控制由基座16产生的热。此外，虽然图2只显示了单一集体晶片盘10，但在沉积腔室219内可额外地包含任何数量的集体晶片盘10。驱动机构243可耦接至轴14、集体基座齿轮32及/或独立基座齿轮30。驱动机构243可以是例如马达，且可操作驱动机构243使晶片12集体绕轴14旋转(例如通过旋转轴14)，并且晶片12在其晶片槽18中独立旋转(例如通过绕轴14旋转集体基座齿轮32)。在集体基座齿轮32自由地绕轴14旋转的实施例中，驱动机构243驱动轴14和集体基座齿轮32。在集体基座齿轮32固定于轴14的实施例中，驱动机构243驱动独立基座齿轮30。在沉积工艺的过程中，可通过控制单元227来控制驱动机构243。

此外，沉积腔室219和集体晶片盘10可以是群集工具系统(cluster tool system)(未显示)的一部分。为了在沉积工艺之前将晶片12定位和放置于沉积腔室219中，在沉积工艺的过程中定位和托住晶片12，以及在沉积工艺之后从沉积腔室219移出晶片12，群集工具系统可与自动处理系统(automated handling system)连接。

沉积腔室219也可具有将废气排出沉积腔室219外的排气出口237。为了帮助排出废气，真空泵239可连接至沉积腔室219的排气出口237。也可利用在控制单元227控制下的真空泵239来降低和控制沉积腔室219内的压力至期望的压力，并且也可利用真空泵239从沉积腔室219中排出前驱物材料，为后续的前驱物材料的导入做准备。

图3显示可用来控制前驱物气体控制器225和真空泵239(如图2所示)的控制单元227的实施例。控制单元227可以是在工业设定中用来控制工艺机器的任何形式的电脑处理器。在一实施例中，控制单元227可包含处理单元251，例如台式电脑、工作站、笔记本电脑或专为特定应用客制化的专用单元。控制单元227可配置显示器253以及一个或多个输入/输出组件255，例如指令输出、感测器输入、滑鼠、键盘、打印机、前述组件的组合或类似组件。处理单元251可包含连接至汇流排267的中央处理单元(central processing unit，CPU)257、存储器259、大量存储装置261、视频配接器263及输入/输出接口265。

汇流排267可以是任何种类的多个汇流排架构中的一种或多种，此汇流排架构包含存储器汇流排或存储器控制器、周边汇流排或视频汇流排。中央处理单元257可包含任何种类的电子数据处理器，且存储器259可包含任何种类的系统存储器，例如静态随机存取存储器(static random access memory，SRAM)、动态随机存取存储器(dynamic random access memory，DRAM)或只读存储器(read-only memory，ROM)。大量存储装置261可包含配置来存储资料、程式和其他信息的任何种类的存储装置，并且使得资料、程式和其他信息可经由汇流排267存取。举例而言，大量存储装置261可包含一或多个硬盘驱动器、磁盘驱动器或光盘驱动器。

视频配接器263和输入/输出接口265提供接口来耦接外部输入和输出装置至处理单元251。如图3所示，输入和输出装置的范例包含耦接至视频配接器263的显示器253以及耦接至输入/输出接口265的输入/输出组件255，例如滑鼠、键盘、打印机和类似组件。其他装置可耦接至处理单元251，且可利用额外的或较少的接口卡。举例而言，可使用串接的接口卡(未显示)来提供打印机的串接的接口。处理单元251也可包含网络接口269，其可以是连接至区域网络(local area network，LAN)或广域网络(wide area network，WAN)271及/或无线连接的线连接。

值得注意的是，控制单元227可包含其他组件。举例而言，控制单元227可包含电源供应器、缆线、主机板、可移除存储媒体、机壳和类似组件。尽管这些其他组件未显示于图3，但这些组件可视为控制单元227的一部分。

在前述图1A至图3中的集体晶片盘10和沉积系统200可用于实施在晶片12上制造鳍式场效晶体管(FinFET)(或其他集成电路)的各种步骤。如前所述，沉积系统200可用来实施顺应性沉积工艺，例如原子层沉积(ALD)。依此而言，沉积系统200可用来实施在晶片12上制造鳍式场效晶体管(FinFET)所使用的原子层沉积(ALD)工艺。在晶片12上制造集成电路之后，晶片12可以被分割以形成独立的集成电路装置。

图4显示鳍式场效晶体管(FinFET)的三维示意图的范例。鳍式场效晶体管包括基底50上的鳍片56。基底50包含隔离区54，鳍片56自相邻的隔离区54之间突出于隔离区54之上。栅极介电层92沿着鳍片56的侧壁且在鳍片56的顶面上，栅极电极94在栅极介电层92上。源极/漏极区82相对于栅极介电层92和栅极电极94设置于鳍片56的相反侧。图4更显示用于后续附图的参照剖面。剖面A-A横跨鳍式场效晶体管(FinFET)的沟道、栅极介电层92和栅极电极94。剖面B-B垂直于剖面A-A且沿着鳍片56的纵轴，并且剖面B-B在例如介于源极/漏极区82之间的电流的方向上。为了清楚，后续附图将参考这些参照剖面。

在此讨论的一些实施例是讨论使用后栅极(gate-last)工艺所形成的鳍式场效晶体管(FinFET)。在其他实施例中，可使用先栅极(gate-first)工艺。此外，一些实施例考虑用于平面装置例如平面晶体管的观点。

图5至图22B是根据示范实施例的在晶片12上制造鳍式场效晶体管(FinFET)的各个中间阶段的剖面示意图。除了多个鳍式场效晶体管之外，图5至图9显示图4所示的参照剖面A-A。除了多个鳍式场效晶体管之外，从图10A至图22B，其中以A结尾的附图是显示沿着图4所示的参照剖面A-A，其中以B结尾的附图是显示沿着图4所示的参照剖面B-B。

在图5中，提供基底50来形成晶片12。基底50可以是半导体基底，例如块材半导体、绝缘体上的半导体(semiconductor-on-insulator，SOI)基底或类似基底，其可为掺杂的(例如以p型或n型掺杂物)或未掺杂的。基底50可以是晶片，例如硅晶片。一般而言，绝缘体上的覆半导体(SOI)基底是一层半导体材料形成在绝缘体层上。绝缘体层可以是例如埋入式氧化物(buried oxide，BOX)层、氧化硅层或类似绝缘体层。在基底上提供绝缘体层，基底通常是硅基底或玻璃基底。也可以使用其他基底，例如多层基底或梯度(gradient)基底。在一些实施例中，基底50的半导体材料可包含硅；锗；化合物半导体，其包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或前述的组合。

基底50具有第一区50B和第二区50C。第一区50B可以用来形成n型装置，例如N型金属氧化物半导体(n-type metal oxide semiconductor，NMOS)晶体管，例如n型鳍式场效晶体管(n-type FinFET)。第二区50C可以用来形成p型装置，例如P型金属氧化物半导体(PMOS)晶体管，例如p型鳍式场效晶体管(p-type FinFET)。在一些实施例中，第一区50B和第二区50C两者皆用来形成相同种类的装置，例如两区皆用于n型装置或p型装置。

在图6中，在基底50中形成鳍片52。鳍片52是半导体长条。在一些实施例中，可经由在基底50中蚀刻出沟槽来形成鳍片52于基底50中。此蚀刻可以是任何适当的蚀刻工艺，例如反应性离子蚀刻(reactive ion etch，RIE)、中性原子束蚀刻(neutral beam etch，NBE)、类似蚀刻工艺或前述的组合。此蚀刻可以是异向性的蚀刻。

在图7中，在相邻的鳍片52之间形成绝缘材料，以形成隔离区54。绝缘材料可以是氧化物例如氧化硅，氮化物、类似绝缘材料或前述的组合，并且可经由高密度等离子体化学气相沉积(high density plasma chemical vapor deposition，HDPCVD)、流动式化学气相沉积(flowable CVD，FCVD)(例如在远端等离子体系统中沉积化学气相沉积为主的材料，且之后固化使其转变为另一材料，例如氧化物)、类似沉积工艺或前述的组合形成绝缘材料。可经由使用任何适当工艺来形成其他绝缘材料。在图示说明的实施例中，绝缘材料是经由流动式化学气相沉积(FCVD)工艺形成的氧化硅。一旦形成绝缘材料，可实施退火工艺。绝缘材料可以称为隔离区54。进一步在图7中，平坦化工艺例如化学机械研磨(chemical mechanical polish，CMP)可移除任何多余的绝缘材料，且形成在相同水平高度的隔离区54的顶面与鳍片52的顶面。

在图8中，将隔离区54凹陷以形成浅沟槽隔离区(shallow trench isolation，STI)。将隔离区凹陷使得第一区50B和第二区50C的鳍片56自相邻的隔离区54之间突出。此外，隔离区54的顶面可具有如图所示的平坦面、凸面、凹面(例如凹陷)或前述的组合。可经由适当蚀刻形成隔离区54的顶面为平坦的、凸形的及/或凹形的。可使用适当的蚀刻工艺，例如对于隔离区54的材料具有选择性的蚀刻工艺来将隔离区54凹陷。举例而言，可利用使用蚀刻的化学氧化物移除或应用材料(Applied Materials)的SICONI机台或稀释的氢氟(dilue hydrofluoric，dHF)酸。

本领域技术人员将轻易理解，图5至图8所描述的工艺仅是如何形成鳍片56的一个范例。在一些实施例中，可在基底50的顶面上形成介电层；可穿过介电层蚀刻出沟槽；可在沟槽中外延成长同质外延结构；以及可将介电层凹陷使得同质外延结构自介电层突出，以形成鳍片。在一些实施例中，异质外延结构可用于鳍片52。举例而言，可将图7中的鳍片52凹陷，并且可在凹陷处外延成长不同于鳍片52的材料。在另一实施例中，可形成介电层于基底50的顶面上；可穿过介电层蚀刻出沟槽；可在沟槽中使用不同于基底50的材料外延成长异质外延结构；以及可将介电层凹陷使得异质外延结构自介电层突出，以形成鳍片56。在外延成长同质外延结构或异质外延结构的一些实施例中，成长材料可在成长的过程中实施原位掺杂，这可免除之前和后续的注入，尽管可一起使用原位掺杂和注入掺杂。此外，在N型金属氧化物半导体(NMOS)区中外延成长不同于P型金属氧化物半导体(PMOS)区的材料可能是有利的。在各种实施例中，可由硅锗(SixGe1-x，其中x可介于约0与1之间)、碳化硅、纯的或大致上纯的锗、三五族(III-V)化合物半导体、二六族(II-VI)化合物半导体或类似材料形成鳍片56。举例而言，用于形成三五族化合物半导体的可用材料包含InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP和类似材料，但不限于此。

进一步在图8中，可形成适当的阱(未显示)于鳍片56、鳍片52及/或基底50中。在一些实施例中，可在第一区50B中形成P型阱，且在第二区50C中形成N型阱。在一些实施例中，可在第一区50B中和第二区50C两者中皆形成P型阱或N型阱。

在采用不同种类的阱的实施例中，可使用光致抗蚀剂或其他掩模(未显示)来达到用于第一区50B和第二区50C的不同的注入步骤。举例而言，可在第一区50B的鳍片56和隔离区54上形成光致抗蚀剂。可将光致抗蚀剂图案化以暴露出基底50的第二区50C，例如P型金属氧化物半导体(PMOS)区。可使用旋涂(spin-on)技术形成光致抗蚀剂，且可使用适当光刻技术将光致抗蚀剂图案化。一旦光致抗蚀剂图案化后，在第二区50C实施n型杂质注入，且光致抗蚀剂可作为掩模以大致上防止n型杂质注入第一区50B中，例如N型金属氧化物半导体(NMOS)区。n型杂质可以是磷、砷或类似掺杂物，其以浓度等于或少于10¹⁸cm^-3，例如在约10¹⁷cm^-3至约10¹⁸cm^-3之间注入第一区50B中。在注入之后，移除光致抗蚀剂，例如经由适当的灰化(ashing)工艺。

在第二区50C的注入之后，在第二区50C的鳍片56和隔离区54上形成光致抗蚀剂。将光致抗蚀剂图案化以暴露出基底50的第一区50B，例如N型金属氧化物半导体(NMOS)区。可使用旋涂(spin-on)技术形成光致抗蚀剂，且可使用适当光刻技术将光致抗蚀剂图案化。一旦将光致抗蚀剂图案化后，在第一区50B实施p型杂质注入，且光致抗蚀剂可作为掩模以大致上防止p型杂质注入第二区50C中，例如P型金属氧化物半导体(PMOS)区。p型杂质可以是硼、BF2或类似掺杂物，其以浓度等于或少于10¹⁸cm^-3，例如在约10¹⁷cm^-3至约10¹⁸cm^-3之间注入第一区50B中。在注入之后，移除光致抗蚀剂，例如经由适当的灰化工艺。

在第一区50B和第二区50C注入之后，可实施退火来活化已经注入的p型和n型杂质。在一些实施例中，可在成长过程中原位掺杂外延鳍片的成长材料，这可免除注入，尽管可一起使用原位掺杂和注入掺杂。

在图9中，在鳍片56上形成虚设(dummy)介电层58。虚设介电层58可以是例如氧化硅、氮化硅、前述的组合或类似材料，且可根据适当的技术沉积或热成长。在虚设介电层58上形成虚设栅极层60，且在虚设栅极层60上形成掩模层62。可在虚设介电层58上沉积虚设栅极层60，接着将虚设栅极层60平坦化，例如通过化学机械研磨(CMP)。掩模层62可沉积在虚设栅极层60上。虚设栅极层60可以是导电材料，且可选自于包含多晶硅(polysilicon)、多晶硅锗(poly-SiGe)、金属氮化物、金属硅化物、金属氧化物和金属的族群。在一实施例中，沉积非晶硅并将其再结晶化，以产生多晶硅。可通过物理气相沉积(physical vapor deposition，PVD)、化学气相沉积(CVD)、溅镀沉积或是本技术领域已知且使用于沉积导电材料的其他技术来沉积虚设栅极层60。虚设栅极层60可由与隔离区54的蚀刻具有高蚀刻选择性的其他材料制成。掩模层62可包含例如SiN、SiON或类似的材料。在此范例中，横跨第一区50B和第二区50C形成单一虚设栅极层60和单一掩模层62。在其他实施例中，可在第一区50B和第二区50C内形成各自独立的虚设栅极层60，且可在第一区50B和第二区50C内形成各自独立的掩模层62。

在图10A和图10B中，可使用适当的光刻和蚀刻技术将掩模层62图案化，以形成掩模72。接着，可通过适当的蚀刻技术将掩模72的图案转移至虚设栅极层60和虚设介电层58，以形成虚设栅极70。虚设栅极70覆盖鳍片56各自的沟道区。虚设栅极70也可具有纵向方向，其大致上垂直于各自的外延鳍片的纵向方向。

进一步在图10A和图10B中，在虚设栅极70、掩模72及/或鳍片56的暴露出的表面上形成栅极密封间隔物80。热氧化或沉积之后，进行异向性蚀刻，可形成栅极密封间隔物80。

在形成栅极密封间隔物80之后，可实施轻掺杂源极/漏极(low doped source/drain，LDD)区的注入。在具有不同装置种类的实施例中，相似于前述图8讨论的注入，在第一区50B上形成掩模例如光致抗蚀剂，且暴露出第二区50C，并且注入适当种类(例如n型或p型)的杂质至第二区50C内的暴露出的鳍片56中，接着将掩模移除。其后，在第二区50C上形成掩模例如光致抗蚀剂，且暴露出第一区50B，并且注入适当种类的杂质于第一区50B的暴露出的鳍片56中，接着将掩模移除。n型杂质可以是前面讨论的n型杂质的任何一种，且p型杂质可以是前面讨论的p型杂质的任何一种。轻掺杂源极/漏极区的杂质浓度可以从约10¹⁵cm^-3至约10¹⁶cm^-3。可使用退火活化注入的杂质。

在图11A和图11B中，在鳍片56内形成外延的源极/漏极区82。在鳍片56内形成外延的源极/漏极区82，使得每一个虚设栅极70设置于各自相邻的一对外延的源极/漏极区82之间。在一些实施例中，外延的源极/漏极区82可延伸至鳍片52中。

可通过将第二区50C例如P型金属氧化物半导体(PMOS)区遮住，形成在第一区50B的外延的源极/漏极区82，并且在第一区50B中顺应地(conformally)沉积虚设间隔层(未显示)，随后实施异向性蚀刻，以在第一区50B形成沿着虚设栅极70及/或栅极密封间隔物80的侧壁的虚设栅极间隔物(未显示)。接着，蚀刻在第一区50B内的外延鳍片的源极/漏极区以形成凹陷。第一区50B的外延的源极/漏极区82在凹陷中外延生长。外延的源极/漏极区82可包含任何适当的材料，例如适合用于n型鳍式场效晶体管(n-type FinFET)的材料。举例而言，如果鳍片56是硅，外延的源极/漏极区82可包含硅、SiC、SiCP、SiP或类似材料。外延的源极/漏极区82可具有从鳍片56各自的表面升起的表面，并且可具有刻面(facets)。接着，当掩模在第二区50C上时，例如通过蚀刻移除第一区50B内的虚设栅极间隔物。

可通过将第一区50B例如N型金属氧化物半导体(NMOS)区遮住，形成在第二区50C的外延的源极/漏极区82，并且在第二区50C中顺应地(conformally)沉积虚设间隔层(未显示)，随后实施异向性蚀刻，以在第二区50C形成沿着虚设栅极70及/或栅极密封间隔物80的侧壁的虚设栅极间隔物(未显示)。接着，蚀刻在第二区50C内的外延鳍片的源极/漏极区以形成凹陷。第二区50C的外延的源极/漏极区82在凹陷中外延生长。外延的源极/漏极区82可包含任何适当的材料，例如适合用于p型鳍式场效晶体管(p-type FinFET)的材料。举例而言，如果鳍片56是硅，外延的源极/漏极区82可包含SiGe、SiGeB、Ge、GeSn或类似材料。外延的源极/漏极区82可具有从鳍片56各自的表面升起的表面，并且可具有刻面(facets)。接着，当掩模在第一区50B上时，例如通过蚀刻移除第二区50C内的虚设栅极间隔物。

在图12A和图12B中，栅极间隔物86沿着虚设栅极70和掩模72的侧壁形成在栅极密封间隔物80上。可通过顺应地沉积一材料，且接着将此材料异向性蚀刻，形成栅极间隔物86。栅极间隔物86的材料可为氮化硅、SiCN、前述的组合或类似材料。

外延的源极/漏极区82及/或外延鳍片可注入掺杂物，以形成源极/漏极区，与前面所讨论形成轻掺杂源极/漏极区的工艺相似，接着实施退火。源极/漏极区的杂质浓度可在约10¹⁹cm^-3至约10²¹cm^-3之间。源极/漏极区的n型或是p型杂质可以是前面所讨论的任何一种杂质。在一些实施例中，在外延的源极/漏极区82的成长过程中可进行原位掺杂。

在图13A和图13B中，在图12A和图12B所示的结构上沉积层间介电层(inter layer dielectric，ILD)88。层间介电层88可由介电材料或半导体材料形成，且可经由适当方法，例如化学气相沉积(CVD)、等离子体增强化学气相沉积(plasma-enhanced CVD，PECVD)或流动式化学气相沉积(FCVD)进行沉积。介电材料可包括磷硅酸盐玻璃(Phospho-Silicate Glass，PSG)、硼硅酸盐玻璃(Boron-Silicate Glass，BSG)、掺杂硼的磷硅酸盐玻璃(Boron-Doped phospho-Silicate Glass，BPSG)、无掺杂的硅酸盐玻璃(Undoped Silicate Glass，USG)或类似的介电材料。半导体材料可包括非晶硅、硅锗(SixGe1-x，其中x可介于约0与1之间)、纯锗或类似半导体材料。也可以通过任何适当的工艺形成其他绝缘或半导体材料。

在图14A和图14B中，可实施平坦化工艺例如化学机械研磨(CMP)，使层间介电层88的顶面与虚设栅极70的顶面在相同水平高度。平坦化工艺亦可移除虚设栅极70上的掩模72，且移除沿着掩模72侧壁的栅极密封间隔物80和栅极间隔物86的一部分。在平坦化工艺之后，虚设栅极70、栅极密封间隔物80、栅极间隔物86和层间介电层88的顶面会在相同水平高度。因此，虚设栅极70的顶面会穿过层间介电层88暴露出来。

在图15A和图15B中，在蚀刻步骤中移除虚设栅极70和栅极密封间隔物80的暴露出来的部分以及虚设介电层58在暴露出的虚设栅极70正下方的部分，使得凹陷90形成。在一些实施例中，经由异向性干式蚀刻工艺移除虚设栅极70。举例而言，蚀刻工艺可包含使用反应性气体的干式蚀刻工艺，其选择性地蚀刻虚设栅极70而不蚀刻层间介电层88或栅极间隔物86。每一个凹陷90暴露出个别鳍片的沟道区。每一个沟道区设置于相邻的一对外延的源极/漏极区82之间。在移除的过程中，当蚀刻虚设栅极70时，虚设介电层58可作为蚀刻停止层。在移除虚设栅极70之后，接着可移除虚设介电层58和栅极密封间隔物80。

在图16A和图16B中，形成栅极介电层92和栅极电极94做为置换栅极。在凹陷90内顺应地沉积栅极介电层92，例如在鳍片56的顶面和侧壁上、栅极间隔物86的侧壁上和层间介电层88的顶面上。根据一些实施例，栅极介电层92为氧化硅、氮化硅、或前述的多层结构。在一些实施例中，栅极介电层92为高介电常数(high-k)的介电材料，且在这些实施例中，栅极介电层92可具有大于约7.0的介电常数值的(k value)，且可包含Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金属氧化物或硅酸盐及前述的组合。栅极介电层92的形成方法可包含分子束沉积(molecular-beam deposition、MBD)、原子层沉积(ALD)和等离子体增强化学气相(PECVD)沉积或类似工艺。在一些实施例中，以使用沉积系统200的原子层沉积(ALD)工艺来沉积栅极介电层92。

在个别的栅极介电层92上分别地沉积栅极电极94，并且填入凹陷90的剩余部分。栅极电极94可以是含有金属的材料，例如TiN、TaN、TaC、Co、Ru、Al、前述的组合或前述的多层结构。在填入栅极电极94之后，可实施平坦化工艺例如化学机械研磨(CMP)，以移除栅极介电层92和栅极电极94的材料的多余部分，多余部分在层间介电层88的顶面之上。栅极电极94及栅极介电层92的材料所产生的剩余部分因此而形成所得到的鳍式场效晶体管的置换栅极。栅极电极94和栅极介电层92可共同称为“栅极”或“栅极堆叠”。

在第一区50B和第二区50C内形成栅极介电层92可以同时发生，使得每一区中的栅极介电层92由相同的材料形成，并且栅极电极94的形成可以同时发生，使得每一区中的栅极电极94由相同的材料形成。在一些实施例中，每一区中的栅极介电层92可经由不同工艺形成，使得栅极介电层92可以是不同的材料，并且每一区中的栅极电极94可经由不同工艺形成，使得栅极电极94可以是不同的材料。当使用不同工艺时，可使用各种掩模步骤，以遮住和暴露出适当的区域。

在图17A和图17B中，在蚀刻步骤中将栅极介电层92和栅极电极94凹陷，使得凹陷100形成。蚀刻步骤可包含异向性干式蚀刻。举例而言，蚀刻步骤可包含使用反应性气体的干式蚀刻工艺，反应性气体选择性地蚀刻栅极介电层92和栅极电极94，而不蚀刻层间介电层88或栅极间隔物86。

在图18A和图18B中，形成硬掩模102在凹陷100中，且在栅极介电层92、栅极电极94和层间介电层88上。在后续自对准接触物蚀刻步骤的过程中，硬掩模102为栅极间隔物86提供保护，以确保自对准接触物不会让栅极电极94与对应的外延的源极/漏极区82发生短路。硬掩模102可包含一或多个氧化物(例如氧化硅)层及/或氮化物(例如氮化硅)层，并且藉可通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、等离子体增强原子层沉积(PEALD)、旋涂式介电质工艺或类似工艺形成。在一实施例中，硬掩模102是氮化硅，且以原子层沉积(ALD)工艺沉积至具有约的厚度。

可以采用使用沉积系统200的原子层沉积(ALD)工艺来沉积硬掩模102。将晶片12(例如形成基底50)放置于集体晶片盘10的晶片槽18中。实施原子层沉积(ALD)以顺应性地形成硬掩模102的一系列的单层，其覆盖栅极介电层92、栅极电极94和层间介电层88。

在沉积系统200内形成硬掩模102可通过将第一前驱物材料放进第一前驱物输送系统211中开始。举例而言，在硬掩模102是氮化硅的实施例中，第一前驱物材料可以是例如六氯硅烷(hexachlorodisilane，Si2Cl6)的前驱物，并且可放置于第一前驱物输送系统211中。然而，本领域技术人员将能理解，此前驱物并非是可用于形成氮化硅层的唯一前驱物，并且使用六氯硅烷并非意图限制本公开实施例。可以使用任何适当的前驱物材料以任何适当的相(固态、液态或气态)来形成氮化硅层，例如二氯硅烷，或者可以使用任何其他前驱物，其可用于形成其他材料。

此外，可将第二前驱物材料安置于第二前驱物输送系统213中。在氮化硅层是预期作为硬掩模102的材料的实施例中，为了让第二前驱物材料与第一前驱物材料反应来形成单层的氮化硅，第二前驱物材料可以是含有氮的前驱物材料。举例而言，在使用六氯硅烷用来作为第一前驱物材料的实施例中，氨气(ammonia，NH3)可用来做为第二前驱物材料，并且可放置于第二前驱物输送系统213中。然而，氨气作为第二前驱物材料的叙述并非意图限制本公开实施例，可使用任何其他适当的前驱物材料，例如N2或类似前驱物材料作为第二前驱物材料。

一旦第一前驱物材料和第二前驱物材料分别地放置于第一前驱物输送系统211和第二前驱物输送系统213中，可通过控制单元227传送指令至前驱物气体控制器225，以连接第一前驱物输送系统211至沉积腔室219来开始硬掩模102的形成。一旦第一前驱物输送系统211与沉积腔室219连接，第一前驱物输送系统211可经由前驱物气体控制器225和岐管229将第一前驱物材料(例如六氯硅烷)输送至喷洒头231。然后，喷洒头231可分散第一前驱物材料至沉积腔室219中，其中第一前驱物材料可吸附于栅极介电层92、栅极电极94和层间介电层88的暴露出的表面，并与这些暴露出的表面反应。

在形成氮化硅层的实施例中，第一前驱物材料以在约0.1标准公升/分钟(standard liter per minute，slm)至约3slm之间的流速流至沉积腔室219中，且每个周期约12秒。此外，沉积腔室219可保持在约0.1托耳(torr)至约5torr之间的压力，例如约0.5torr，并且保持在约570℃至约650℃之间的温度。然而，本领域技术人员将能理解，这些工艺条件仅仅只是用于说明，在本公开实施例范畴内可以使用任何适当的工艺条件。

当第一前驱物材料吸附在栅极堆叠和层间介电层88的表面上时，第一前驱物材料将与位在暴露出的表面的开放活性位置(open active site)反应。然而，一旦暴露出的表面上所有的开放活性位置都已经与第一前驱物材料反应，因为没有更多的开放活性位置与第一前驱物材料键结，因此反应将会停止。这个限制造成第一前驱物材料与栅极堆叠的暴露出的表面的反应自我限制(self-limiting)，并且在栅极堆叠的表面上形成单层经反应的第一前驱物材料，藉此使得硬掩模102的厚度可更加精准的控制。

在自我限制反应结束之后，可将第一前驱物材料排出沉积腔室219。举例而言，控制单元227可指示前驱物气体控制器225切断与第一前驱物输送系统211的连结(包含从沉积腔室219排出第一前驱物材料)，并且指示前驱物气体控制器225与排净气体输送系统241连结来输送排净气体至沉积腔室219。在一实施例中，排净气体输送系统241可以是气体存储槽或提供排净气体例如氮气、氩气、氙气或其他非反应性气体至沉积腔室219的其他设备。此外，为了施加压力差至沉积腔室219来帮助第一前驱物材料的移除，控制单元227也可启动真空泵239。排净气体伴随着真空泵239可从沉积腔室219排出第一前驱物材料约3秒。

在完成第一前驱物材料的排出之后，可通过控制单元227传送指令至前驱物气体控制器225来切断排净气体输送系统241与沉积腔室219的连结，并将第二前驱物输送系统213(含有第二前驱物材料)与沉积腔室219连结，开始将第二前驱物材料(例如氨气)导入至沉积腔室219。一旦第二前驱物输送系统213与沉积腔室219连结，第二前驱物输送系统213可输送第二前驱物材料至喷洒头231。接着，喷洒头231可分散第二前驱物材料至沉积腔室219中，第二前驱物材料可吸附在栅极堆叠和层间介电层88的暴露出的表面上，并且在另一自我限制反应中与第一前驱物材料反应，以在栅极堆叠和层间介电层88的暴露出的表面上形成单层的预期材料，例如氮化硅。在一特定的实施例中，反应可如下面反应式(1)发生：

3Si2Cl6+26NH3→2Si3N4+18NH4Cl+3H2 (1)

在前述采用六氯硅烷形成氮化硅的硬掩模102的实施例中，可以在约1slm至约10slm之间的流速，例如约4.5slm导入氨气至沉积腔室219中约30秒。此外，沉积腔室219可保持在约1torr至约10torr之间的压力，例如约6.98torr，并且保持在约570℃至约650℃之间的温度。然而，本领域技术人员将能理解，这些工艺条件仅仅只是用于说明，在本公开实施例的范畴内可使用任何适当的工艺条件来导入第二前驱物材料。

在形成单层的期望材料例如氮化硅之后，可使用例如来自排净气体输送系统241的排净气体持续约3秒，将沉积腔室219排空(在暴露出的表面上留下单层的硬掩模102)。在沉积腔室219排空之后，完成用来形成期望材料的第一循环，并且可开始相似于第一循环的第二循环。举例而言，重复的循环可导入第一前驱物材料、以排净气体排空、导入第二前驱物材料以及以排净气体排空。可重复这些循环直到硬掩模102具有在约至约例如的厚度。

在第一循环和第二循环的过程中，可以用集体晶片盘10旋转晶片12。旋转可原位发生，而不破坏沉积腔室219的任何真空。旋转可以持续进行，使得集体晶片盘10在实施和重复第一循环和第二循环的全部时间内旋转。每一个独立晶片盘20旋转在各自的晶片槽18中的各自的晶片12，且集体晶片盘10也旋转。独立晶片盘20绕第一轴R1旋转。集体晶片盘10绕第二轴R2旋转。依此方式，晶片12在其晶片槽18中独立旋转，且集体绕轴14旋转。独立晶片盘20在第一转动方向上绕着第一轴R1旋转，且集体晶片盘10在第二转动方向上绕着第二轴R2旋转。在一些实施例中，第一转动方向和第二转动方向是相同方向。举例而言，集体晶片盘10和独立晶片盘20两者皆可在顺时针方向或逆时针方向上旋转。在一些实施例中，第一转动方向与第二转动方向相反。举例而言，集体晶片盘10可在顺时针方向上旋转，而独立晶片盘20可在逆时针方向上旋转。

绕着一或多轴旋转晶片12可使晶片12改善在沉积腔室219中的加热均匀性。在沉积腔室219中可通过基座16或通过加热元件(未显示)加热晶片12。在沉积的过程中，绕着第一轴R1及/或绕着第二轴R2旋转晶片12可更均匀地加热晶片12。更均匀地加热晶片12可改善沉积腔室219中的等离子体密度分布，使单层更加均匀地形成于晶片12上。因此，绕着第一轴R1及/或绕着第二轴R2旋转晶片12使得硬掩模102以大体上均匀的方式加热，因此硬掩模102可具有大体上均匀的厚度。

然而，本领域技术人员将能理解，前述形成硬掩模102的工艺仅仅只是图示说明，而非意图限定本公开实施例。可以利用任何其他适当工艺，例如最初导入第二前驱物材料(例如氨气)，以排净气体排空，导入第一前驱物材料(例如六氯硅烷)，以及以排净气体排空，以完成第一循环，接着重复第一循环。本公开实施例的范畴内完全包含此工艺和任何其他适当工艺来形成硬掩模102。

更进一步在图18A和图18B中，在硬掩模102上形成介电层材料104。介电层材料104是用于后续平坦化工艺(后续讨论)的缓冲层。介电层材料104可由等离子体增强氧化物(plasma-enhanced oxide，PEOX)、等离子体增强氮化物(PE-SiN)、等离子体增强的未掺杂的硅酸盐玻璃(PE-USG)或类似介电材料形成，并且可由沉积工艺，例如化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、等离子体增强原子层沉积(PEALD)、旋涂式介电质工艺、类似工艺或前述的组合形成。在一些实施例中，以使用沉积系统200的原子层沉积(ALD)工艺来沉积介电层材料104。在一实施例中，介电层材料104是等离子体增强氧化物(PEOX)层，并且采用等离子体增强化学气相沉积(PECVD)工艺沉积至具有约的厚度。

在图19A和图19B中，可实施平坦化工艺，例如化学机械研磨(CMP)，使层间介电层88的顶面与硬掩模102的顶面和栅极间隔物86的顶面在相同的水平高度。在平坦化工艺是化学机械研磨(CMP)的实施例中，介电层材料104做为缓冲层，以控制被化学机械研磨(CMP)工艺移除的材料的量。硬掩模102的剩余部分在凹陷100中，且形成与栅极堆叠自对准的虚设接触物材料106。平坦化工艺亦可移除在硬掩模102上的介电层材料104。因此，暴露出层间介电层88的顶面，并且移除硬掩模102位于层间介电层88的顶面上的部分。

在图20A和图20B中，在层间介电层88和虚设接触物材料106上沉积层间介电层108。在一实施例中，层间介电层108是经由流动式化学气相沉积(FCVD)方法形成的可流动的膜。在一些实施例中，层间介电层108由介电材料例如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐硅玻璃(BPSG)，无掺杂硅酸盐玻璃(USG)或类似的介电材料形成，并且可通过任何适当方法例如化学气相沉积(CVD)和等离子体增强化学气相沉积(PECVD)来沉积。

在图21A和图21B中，移除在一些栅极堆叠上的部分的虚设接触物材料106，以形成开口，并且形成接触物110于栅极堆叠上，以取代虚设接触物材料106的被移除的部分。应理解的是，并非所有的虚设接触物材料106都被移除。举例而言，电子装置例如晶体管可通过一个以上鳍片56形成，并且可形成单一接触物110，其电性接触电子装置的所有的栅极。因此，对于此电子装置而言，可以只在一个栅极堆叠上形成接触物110，并且可不置换留在其他栅极堆叠上的虚设接触物材料106。

通过形成衬层例如扩散阻挡层、粘着层或类似膜层，以及在虚设接触物材料106的开口中形成导电材料来形成接触物110。衬层可包含钛、氮化钛、钽、氮化钽或类似材料。导电材料可以是铜、铜合金、银、金、钨、铝、镍或类似材料。可实施平坦化工艺例如化学机械研磨(CMP)，自层间介电层108的表面移除多余的材料。剩余的衬层和导电材料形成接触物110于虚设接触物材料106的开口中。接触物110物理上和电性上地与栅极电极94耦接。

在图22A和图22B中，穿过层间介电层108和层间介电层88形成接触物112。接触物112的开口穿过层间介电层88和层间介电层108形成。使用可接受的光刻技术和蚀刻技术形成开口。在开口中形成衬层例如扩散阻挡层、粘着层或类似膜层，以及在开口中形成导电材料。衬层可包含钛、氮化钛、钽、氮化钽或类似材料。导电材料可以是铜、铜合金、银、金、钨、铝、镍或类似材料。可实施平坦化工艺例如化学机械研磨(CMP)，自层间介电层108的表面移除多余的材料。剩余的衬层和导电材料形成接触物112于开口中。可实施退火工艺以在外延的源极/漏极区82与接触物112之间的界面上形成硅化物。接触物112物理上和电性上与外延的源极/漏极区82耦接。

本公开实施例可实现以下优点。旋转晶片可以更均匀地加热晶片。均匀地加热晶片可改善沉积腔室中的等离子体密度分布。相较于原子层沉积(ALD)工艺有不均匀的加热，采用均匀的加热的原子层沉积(ALD)工艺其增加的等离子体密度分布在晶片上形成的材料的厚度均匀性提升了多达46％。在盘片上原位旋转晶片可避免由暂停原子层沉积(ALD)来手动地旋转盘片所引发的任何机台停机时间。

一些实施例为制造半导体装置的设备，此设备包含集体晶片盘，集体晶片盘包含多个独立晶片槽，独立晶片槽具有各自的独立晶片盘，独立晶片盘配置成绕各自的第一轴旋转，集体晶片盘配置成绕第二轴旋转。此设备还包含耦接至集体晶片盘的马达，以及配置成控制马达的控制单元，使得独立晶片盘绕各自的第一轴旋转，且集体晶片盘绕第二轴旋转。

在一些实施例中，集体晶片盘和独立晶片盘在相同方向上旋转。

在一些实施例中，集体晶片盘和独立晶片盘在不同方向上旋转。

在一些实施例中，集体晶片盘包含耦接至独立晶片盘的独立基座齿轮，以及耦接至集体晶片盘的集体基座齿轮，每一个独立基座齿轮机械地耦接至集体基座齿轮。

在一些实施例中，第一轴垂直于独立基座齿轮的主表面，且第二轴垂直于集体基座齿轮的主表面。

在一些实施例中，马达连接至集体基座齿轮，且马达旋转集体基座齿轮。

在一些实施例中，马达连接至独立基座齿轮，且马达旋转独立基座齿轮。

在一些实施例中，此设备还包含沉积腔室，集体晶片盘设置于沉积腔室内，以及喷洒头配置成分配一或多个前驱物材料于集体晶片盘上。

在一些实施例中，当喷洒头分配一或多个前驱物材料于集体晶片盘上时，控制单元配置成旋转集体晶片盘和独立晶片盘。

在一些实施例中，当喷洒头分配一或多个前驱物材料至集体晶片盘上时，旋转集体晶片盘而不破坏沉积腔室的真空。

在一些实施例中，当喷洒头分配一或多个前驱物材料至集体晶片盘上时，持续旋转集体晶片盘。

在一些实施例中，集体晶片盘包含基座，且当喷洒头分配一或多个前驱物材料至集体晶片盘上时，控制单元配置成使基座加热集体晶片盘。

一些实施例为制造半导体装置的设备，此设备包含耦接至轴的基座，基座具有多个晶片槽，多个晶片盘设置于基座的第一侧上的各自的晶片槽中。此设备还包含独立基座齿轮耦接至在基座的第二侧上的各自的晶片盘。此设备还包含集体基座齿轮耦接至在基座的第二侧上的轴，集体基座齿轮配置成绕轴旋转，独立基座齿轮机械上且物理上地耦接至集体基座齿轮。

在一些实施例中，此设备还包含紧固件将集体基座齿轮耦接至轴。

在一些实施例中，每一个晶片盘包含隔离件延伸于晶片盘的顶面之上。

在一些实施例中，此设备还包含设置于晶片盘与基座之间的密封件。

一些实施例为制造半导体装置的方法，此方法包含分配多个前驱物材料于承载多个晶片的集体晶片盘上，当分配前驱物材料时，加热集体晶片盘，当分配前驱物材料且加热集体晶片盘时，绕第一轴旋转集体晶片盘，当分配前驱物材料且加热集体晶片盘时，绕各自的第二轴旋转晶片，第一轴不同于每一个第二轴，以及自每一个晶片分割集成电路装置。

在一些实施例中，绕第一轴旋转集体晶片盘包含在第一方向上旋转集体晶片盘，且绕各自的第二轴旋转晶片包含在第二方向上旋转每一个晶片，第二方向不同于第一方向。

在一些实施例中，绕第一轴旋转集体晶片盘包含在第一方向上旋转集体晶片盘，且绕各自的第二轴旋转晶片包含在第一方向上旋转每一个晶片。

在一些实施例中，当分配前驱物材料且加热集体晶片盘时，绕个别的第二轴旋转晶片包含持续地原位旋转晶片。

前述概述了一些实施例的部件，使得本领域技术人员可以更加理解本公开实施例的观点。本领域技术人员应可理解，他们可以轻易使用本公开实施例作为基础，设计或修改其他的工艺或是结构，以达到与在此介绍的实施例相同的目的及/或优点。本领域技术人员也应理解，此类等效的结构并不悖离本公开实施例的精神与范畴，并且在不悖离本公开实施例的精神与范畴的情况下，在此可以做各种的改变、取代和替换。因此，本公开的保护范围当视后附的权利要求所界定为准。