静电防护与测试复合单元、阵列基板以及显示装置的制作方法

本实用新型至少一实施例涉及一种静电防护与测试复合单元、阵列基板以及显示装置。

背景技术：

薄膜晶体管液晶显示器(Thin Film Transistor liquid crystal display,TFT-LCD)的结构设计中，测试单元与静电放电(Electrostatic Discharge，ESD)单元采用分离设计的方式。通常测试单元位于数据线的边侧；ESD单元位于数据线的边侧或显示屏四个角的位置。分离设计的测试单元与静电放电单元占用面积较大，不利于获得窄边框和/或者高分辨率的显示面板。

技术实现要素：

本实用新型的至少一实施例提供一种静电防护与测试复合单元、阵列基板以及显示装置，以占用较小的面积，以便获得窄边框和/或者高分辨率的显示面板。

本实用新型的至少一实施例提供一种静电防护与测试复合单元，该复合单元包括第一信号线、与所述第一信号线电连接的第一薄膜晶体管和第二薄膜晶体管，与所述第一薄膜晶体管电连接的第二信号线、与所述第二薄膜晶体管电连接的第三信号线和第四信号线，该复合单元被配置来在第一阶段为所述第一信号线提供测试信号并被配置来在第二阶段为所述第一信号线提供静电防护，所述第一阶段为测试阶段，所述第二阶段为静电防护阶段。

本实用新型的至少一实施例还提供一种阵列基板，包括本实用新型实施例所述的任一静电防护与测试复合单元。

本实用新型的至少一实施例还提供一种显示装置，包括本实用新型实施例所述的任一阵列基板。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制。

图1为本实用新型一实施例提供的一种静电防护与测试复合单元的电路结构(等效电路)示意图；

图2为本实用新型一实施例提供的一种静电防护与测试复合单元的平面示意图；

图3为本实用新型一实施例提供的一种静电防护与测试复合单元组的平面示意图；

图4为本实用新型一实施例提供的另一种静电防护与测试复合单元组的平面示意图；

图5为本实用新型一实施例提供的另一种静电防护与测试复合单元的平面示意图；

图6为本实用新型一实施例提供的另一种静电防护与测试复合单元的平面示意图；

图7为本实用新型一实施例提供的阵列基板的显示区域和周边区域的示意图。

附图标记：

10-第一信号线；01-第一TFT；02-第二TFT；03-第三TFT；20-第二信号线；30-第三信号线；40-第四信号线；50-第五信号线；60-第六信号线；70-第七信号线；011-第一源极；012-第一漏极；013-第一栅极；014-第一有源层；021-第二源极；022-第二漏极；023-第二栅极；024-第一有源层；101-第一信号线的第一部分；102-第一信号线的第二部分；1001-第一条第一信号线；1002-第二条第一信号线；1003-第N-1条第一信号线；1004-第N条第一信号线；201-第二信号线的第一部分；301-第三信号线的第一部分；401-第四信号线的第一部分；031-第三源极；032-第三漏极；033-第三栅极；034-第三有源层；501-第五信号线的第一部分；100-显示区域；200-周边区域；001-过孔；002-连接部。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本公开中，薄膜晶体管(Thin Film Transistor，TFT)简写为TFT。相应的，第一薄膜晶体管简写为第一TFT，第二薄膜晶体管简写为第二TFT，第三薄膜晶体管简写为第三TFT。并且，本公开中，源极和漏极相对而言，可相互替换。例如，将源极替换为漏极的情况下，漏极亦替换为源极。各附图中，“S”表示源极，“D”表示漏极。

以液晶显示屏为例，通常，液晶盒(Cell)的测试单元的使用方法如下：

(1)显示屏的Cell制作完成后，没有进行芯片绑定(Bonding)之前，利用电学测试治具通过Cell的测试单元为显示屏提供点亮所需信号；

(2)显示屏点亮后需要对显示屏的显示效果及电学特性进行综合评价；

(3)挑选步骤2中所选良品，进行芯片Bonding工艺；该工艺步骤完成后Cell测试单元被废弃。

本公开的实施例基于此，将测试单元和静电放电单元整合形成静电防护与测试复合单元，以减小占用面积。本公开中，测试阶段的信号(高电平或者低电平信号等)可通过电学测试治具提供给静电防护与测试复合单元，静电放电阶段的信号(高电平或者低电平信号等)可通过芯片提供给静电防护与测试复合单元。

本公开至少一实施例提供一种静电防护与测试复合单元，如图1和图5所示，该复合单元包括第一信号线10、与第一信号线10电连接的第一TFT01和第二TFT02，与第一TFT01电连接的第二信号线20、与第二TFT02电连接的第三信号线30和第四信号线40，该复合单元被配置来在第一阶段为第一信号线10提供测试信号并被配置来在第二阶段为第一信号线10提供静电防护。本公开的实施例中，第一阶段为测试阶段，第二阶段为静电防护阶段。例如，测试阶段是指在芯片绑定之前对显示屏进行测试的阶段，静电防护阶段是指在芯片绑定之后对第一信号线上积累的静电荷进行静电放电的阶段。该静电防护与测试复合单元占用较小的面积，从而可获得窄边框和/或者高分辨率的显示面板。

下面通过几个具体的实施例来进行说明。需要说明的是，以下各实施例中，N型TFT中，源极为低电平，漏极为高电平，正的栅压(栅源压差大于0)可打开N型TFT。P型TFT中，源极为高电平，漏极为低电平，负的栅压(栅源压差小于0)可打开P型TFT。本公开中，以漏极与栅极电连接形成二极管为例进行说明。栅极与可与漏极电连接以构成二极管，或者虽然栅极与漏极与不同的信号线相连，但与栅极相连的信号线和与漏极相连的信号线可以连接同一信号，从而可形成二极管的结构。本公开以其为例进行说明，但并不限于此。

实施例1

本实施例提供一种静电防护与测试复合单元，如图1和图2所示，该复合单元包括第一信号线10、与第一信号线10电连接的第一TFT01和第二TFT02，与第一TFT01电连接的第二信号线20、与第二TFT02电连接的第三信号线30和第四信号线40，该复合单元被配置来在第一阶段为第一信号线10提供测试信号并被配置来在第二阶段为第一信号线10提供静电防护。第一阶段为测试阶段，第二阶段为静电防护阶段。第一TFT01、第二TFT02、第二信号线20、第三信号线30和第四信号线40既具有静电防护功能又具有测试功能。即，在测试阶段，第一TFT01、第二TFT02、第二信号线20、第三信号线30和第四信号线40具有测试功能，在静电放电阶段，第一TFT01、第二TFT02、第二信号线20、第三信号线30和第四信号线40具有静电防护功能。

本实施例将测试与ESD复合设计，将完成绑定工艺后废弃的测试单元转化为ESD保护器件，增大了版图布图空间，利于窄边框与高分辨率产品设计。

例如，可利用电学测试治具通过本实施例的静电防护与测试复合单元为显示面板提供点亮所需信号。一些示例中，如图1和图2所示，测试阶段，第二信号线20、第三信号线30和第四信号线40为高电平信号线，第一TFT01和第二TFT02导通，将第二信号线20和第三信号线30施加的测试信号传递给第一信号线10。需要说明的是，在另一些示例中，亦可第二信号线20、第三信号线30和第四信号线40为低电平信号线，本公开对此不作限定。

然后将测试完成的良品进行芯片绑定(Bonding)工艺，例如，本实施例的静电防护与测试复合单元中，如图2所示，第二信号线20连接芯片的VGH(高电平)引脚，第三信号线30和第四信号线40线连接芯片的VGL(低电平)引脚。或者，在另一些示例中，也可以本实施例的静电防护与测试复合单元中，第二信号线20连接芯片的VGL(低电平)引脚，第三信号线30和第四信号线40线连接芯片的VGH(高电平)引脚。一些示例中，如图1和图2所示，静电放电阶段，第二信号线20为高电平信号线，第三信号线30和第四信号线40为低电平信号线，使得第一信号线10上积累的静电荷经第一TFT01以及第二信号线20导出或者经第二TFT02以及第三信号线30导出。需要说明的是，在另一些示例中，亦可第二信号线20为低电平信号线，第三信号线30和第四信号线40为高电平信号线，使得第一信号线10上积累的静电荷经第一TFT01以及第二信号线20导出或者经第二TFT02以及第三信号线30导出，本公开对此不作限定。

第一信号线上可积累正的静电荷或负的静电荷。例如，第一信号线可为阵列基板中的数据线、栅线、时钟信号线等，在此不作限定。阵列基板例如为构成液晶显示面板或有机发光二极管显示面板的一个基板，在此不作限定，只要是其中包含待释放静电的信号线即可。以液晶显示面板为例，可通过阵列制造工艺，成盒工艺完成单个显示面板的制作，该步骤采用业界通常的工艺流程，在此不再赘述。

例如，本公开中，第一信号线上积累的正的静电荷通过高电平信号线释放，第一信号线上积累的负的静电荷通过低电平信号线释放。例如，静电荷释放时通过一个TFT以及与该TFT相连的高电平信号线或低电平信号线将电荷导出。例如，静电荷通过第一TFT释放给第二信号线，或者通过第二TFT释放给第三信号线。

一些示例中，如图1和图2所示，第一TFT01为N型TFT，第二TFT02为N型TFT。需要说明的是，在另一些示例中，亦可第一TFT01为P型TFT，第二TFT02为P型TFT，或者，第一TFT01为N型TFT，第二TFT02为P型TFT，第一TFT01为P型TFT，第二TFT02为N型TFT，本公开对此不作限定。

一些示例中，如图1和图2所示，第一TFT01包括第一源极011、第一漏极012、第一栅极013和第一有源层014；第一信号线10与第一漏极012电连接，第二信号线20与第一源极011电连接。第一栅极013与第一漏极012电连接。需要说明的是，在另一些示例中，亦可第一信号线10与第一源极011电连接，第二信号线20与第一漏极012电连接，本公开对此不作限定。

一些示例中，如图1和图2所示，第二TFT02包括第二源极021、第二漏极022、第二栅极023和第二有源层024；第一信号线10与第二源极021电连接，第三信号线30与第二漏极022电连接；第二栅极023与第四信号线40电连接。需要说明的是，在另一些示例中，亦可第一信号线10与第二漏极022电连接，第三信号线30与第二源极021电连接。

本公开中，一个TFT包括源极、漏极、栅极和有源层，源极和漏极分设在有源层的两侧。在一些示例中，源极和漏极可直接与有源层电连接；也可以通过过孔与有源层电连接。如图2所示，第一源极011和第一漏极012分别通过过孔与第一有源层014电连接，第二源极021和第二漏极022分别通过过孔与第二有源层024电连接。

需要说明的是，本公开中，第一信号线、第二信号线、第三信号线、第四信号线以及其他信号线之间若有交叉部分，其中一条信号线可在交叉处断开，在其他导电层设置连接部，该连接部的两端可通过绝缘层过孔与断开的信号线的两端电连接。

图2中，以第一栅极013和第二栅极023同层形成，第一信号线10、第二信号线20、第三信号线30、第四信号线40同层形成为例进行说明。第一栅极013和第二栅极023所在的层与第一信号线10、第二信号线20、第三信号线30和第四信号线40所在的层之间可设置绝缘层。两条交叉的信号线之间可通过连接部电连接。例如，第一信号线10在和第二信号线20交叉的地方断开，通过与第一栅极013和第二栅极023同层的连接部002以及过孔001电连接断开处。需要说明的是，本公开不限于此。

需要说明的是，本公开中，对电连接的方式不作限定。例如可直接电连接，或者一体形成，也可通过过孔电连接，只要是能实现电连接即可。

一些示例中，第一信号线10包括第一部分101，第二信号线20包括第一部分201，第一信号线10的第一部分101作为第一漏极012，第二信号线20的第一部分201作为第一源极011。需要说明的是，在另一些示例中，亦可第一信号线10的第一部分101作为第一源极011，第二信号线20的第一部分201作为第一漏极012，本公开对此不作限定。

一些示例中，第一信号线10包括第二部分102，第三信号线30包括第一部分301，第一信号线10的第二部分102作为第二源极021，第三信号线30的第一部分301作为第二漏极022。需要说明的是，在另一些示例中，亦可第一信号线10的第二部分102作为第二漏极022，第三信号线30的第一部分301作为第二源极021，本公开对此不作限定。

一些示例中，第四信号线40包括第一部分401，第四信号线40的第一部分401作为第二栅极023。

需要说明的是，图2中只是例举，并非限定，例如，图2中第二信号线20的第一部分亦可作为第一漏极012，第一栅极与第二信号线20的第一部分(第一漏极012)电连接，此情况下，第一TFT01和第二TFT为P型TFT，在测试阶段，第二信号线20、第三信号线30和第四信号线40可为低电平信号线，第一TFT01和第二TFT02导通，将第二信号线20和第三信号线30施加的测试信号传递给第一信号线10，在静电放电阶段，第二信号线20为低电平信号线，第三信号线30和第四信号线40为高电平信号线，使得第一信号线10上积累的静电荷经第一TFT01以及第二信号线20导出或者经第二TFT02以及第三信号线30导出。

一些示例中，多条第一信号线10形成的静电防护与测试复合单元组可如图3所示，每条第一信号线均为本实施例所述的任意一种静电防护与测试复合单元结构，或者，也可如图4所示，奇数列和偶数列分别为本实施例所述的任意一种静电防护与测试复合单元结构，例如，奇数列对应第二信号线20、第三信号线30和第四信号线40，偶数列对应第六信号线60、第四信号线40和第七信号线70。图3和图4中仅示出了第一条第一信号线1001、第二条第一信号线1002、第N-1条第一信号线1003和第N条第一信号线1004。

例如，本实施例还提供一种静电防护与测试复合单元的制作方法，该方法包括如下步骤。

(1)在衬底基板上形成缓冲层；

(2)在缓冲层上形成半导体层，该半导体层003包括第一有源层014、第二有源层024的图形；

(3)在半导体层上形成栅极绝缘层；

(4)在栅极绝缘层上形成第一栅极013、第二栅极023的图形；

(5)在栅极绝缘层上形成过孔；

(6)在形成了过孔的栅极绝缘层上形成第一TFT01的第一源极011和第一漏极012、第二TFT02的第二源极021和第二漏极022、以及第一信号线、第二信号线、第三信号线和第四信号线同层设置的部分的图形；

(7)形成层间绝缘层并在该层间绝缘层内形成过孔，在形成了过孔的层间绝缘层上形成连接部的图形，将在交叉处断开的信号线电连接。

需要说明的是，本公开的静电防护与测试复合单元的制作方法不限于上述给出的方法。

实施例2

本实施例提供的静电防护与测试复合单元与实施例1的不同之处在于：如图5所示，静电防护与测试复合单元还包括与第一信号线10电连接的第三TFT03和与第三TFT03电连接的第五信号线50。第二TFT02、第三信号线30和第四信号线40被配置来在第一阶段为第一信号线10提供测试信号，第一TFT01、第三TFT03、第二信号线20和第五信号线50被配置来在第二阶段为第一信号线10提供静电防护。第一阶段为测试阶段，第二阶段为静电防护阶段。即，在测试阶段，第二TFT02、第三信号线30和第四信号线40具有测试功能；在静电放电阶段，第一TFT01、第三TFT03、第二信号线20和第五信号线50具有静电防护功能。

一些示例中，如图5所示，第三TFT03包括第三源极031、第三漏极032、第三栅极033和第三有源层034；第五信号线50与第三源极031电连接，第一信号线10与第三漏极032电连接；第三栅极033与第三漏极032电连接；第二TFT02的第二源极021共用为第三TFT03的第三漏极032。需要说明的是，在另一些示例中，亦可第五信号线50与第三漏极032电连接，第一信号线10与第三源极031电连接，本公开对此不作限定。在另一些示例中，亦可第二TFT02的第二源极021共用为第三TFT03的第三漏极032，或者，第二TFT02的第二漏极022共用为第三TFT03的第三源极031，或者，第二TFT02的第二漏极022共用为第三TFT03的第三漏极032，本公开对此不作限定。例如，第三源极031和第三漏极032分别通过过孔与第三有源层034电连接。

一些示例中，第二TFT02为P型TFT，如图5所示，测试阶段，第三信号线30和第四信号线40为低电平信号线，第二TFT02导通，将第三信号线30施加的测试信号传递给第一信号线10。需要说明的是，在另一些示例中，测试阶段，第三信号线30和第四信号线40可为高电平信号线，本公开对此不作限定。

一些示例中，如图5所示，第一TFT01为N型TFT，第三TFT03为P型TFT，静电放电阶段，第二信号线20为高电平信号线，第五信号线50为低电平信号线，使得第一信号线10上积累的静电荷经第一TFT01以及第二信号线20导出或者经第三TFT03以及第五信号线50导出。例如，使得第一信号线10上积累的正的静电荷经第一TFT01以及第二信号线20导出，第一信号线10上积累的负的静电荷经第三TFT03以及第五信号线50导出。需要说明的是，在另一些示例中，亦可第二信号线20为低电平信号线，第五信号线50为高电平信号线，本公开对此不作限定。

一些示例中，如图5所示，第五信号线50包括第一部分501，第五信号线50的第一部分501作为第三源极031或第三漏极032。

一些示例中，如图5所示，第三信号线30和第四信号线40与第五信号线50同为低电平信号线。需要说明的是，在另一些示例中，第三信号线30和第四信号线40与第五信号线50可同为高电平信号线，本公开对此不作限定。

一些示例中，如图6所示，第三TFT03为N型TFT，第一TFT01和第二TFT02也为N型TFT，第二TFT02的第二源极021共用为第三TFT03的第三漏极032，测试阶段，第三信号线30和第四信号线40为高电平信号线，第二TFT02导通，将第三信号线30施加的测试信号传递给第一信号线10。在静电放电阶段，第二信号线20为低电平信号线，第三信号线30和第四信号线40与第五信号线50同为高电平信号线。使得第一信号线10上积累的静电荷经第一TFT01以及第二信号线20导出或者经第三TFT03以及第五信号线50导出。例如，使得第一信号线10上积累的正的静电荷经第三TFT03以及第五信号线50导出，第一信号线10上积累的负的静电荷经第一TFT01以及第二信号线20导出。

实施例3

本实施例提供一种阵列基板，包括实施例1或实施例2所述的任一静电防护与测试复合单元。

一些示例中，如图7所示，阵列基板包括显示区域100和位于显示区域100外的周边区域200，静电防护与测试复合单元可设置在周边区域200中。例如，周边区域可位于显示区的至少一侧，或者周边区域可围绕显示区设置。例如，显示区内还可设置有TFT和与TFT漏极电连接的像素电极等，在此不再详述。

实施例4

本实施例提供一种显示装置，包括实施例3所述的任一阵列基板。

所述显示装置可以为液晶显示器、电子纸、OLED(Organic Light-Emitting Diode，有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。

有以下几点需要说明：

(1)除非另作定义，本公开的实施例附图中的同一标号代表同一含义。

(2)本实用新型实施例附图中，只涉及到与本实用新型实施例涉及到的结构，其他结构可在本公开的基础上参考通常设计。

(3)为了清晰起见，在用于描述本实用新型的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

(4)在不冲突的情况下，本实用新型的不同的实施例及同一实施例中的特征可以相互组合。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。