可增加晶粒数量及合格率的晶圆结构的制作方法

本实用新型关于一种晶圆结构；特别指一种可增加晶粒数量及合格率的晶圆结构。

背景技术：

随着时代的进步，对于集成电路的产品需求量及质量的日益提升，推动了电子产业的蓬勃发展。而电子制造技术的不断发展演进，在集成电路(IC)芯片轻、薄、短、小、高功能的要求下，亦使得电子产业的构装技术不断推陈出新，其中晶圆蚀刻技术随着材料的不同及薄化，为得到高合格率和维持应有的生产效益，因而蚀刻机制的控制能力实为质量的成功关键因素之一。

一般二极管的制作是先从单芯片作为成长用的基板，再利用各种的磊晶成长法做成磊芯片，并把这些磊芯片进行平台湿式蚀刻后切割磊芯片，最后再将磊芯片切割成单颗晶粒，然而现今湿式蚀刻大都为等向性蚀刻，这种蚀刻线宽会变大而侧壁 (side wall) 呈弧形，称额外被蚀刻的部份为切底，会造成蚀刻沟槽外扩侧蚀，如图6所示，并因此会进一步造成沟宽加大，晶粒的有效面积较大，如图7所示，然而因晶粒的有效面积变大，所以使同样面积的晶圆所生产出晶粒数量较少，如图8及图9所示。

此外，湿式蚀刻还有蚀刻均匀性问题，因为利用蚀刻所开的沟槽会有局部沟深较深或是沟深较浅问题，使得整体沟槽沟深均匀度较差，进而影响产品合格率，另外，湿式蚀刻还有沟深控制问题，因为利用蚀刻所开的沟槽沟深越深，其控制越显困难，容易发生沟槽沟深过深问题，而影响产品合格率，进而对整个晶粒的生产会造成相当严重的影响，因此，如何有效改善上述缺点，乃为本技术领域亟欲解决的问题所在。

技术实现要素：

本实用新型提供一种可增加晶粒数量及合格率的晶圆结构，包括一N型半导体层和一P型半导体层，P型半导体层贴附于该N型半导体层的一面上，于该N型半导体层的另一面上堆栈一N+型半导体层，其特征在于：所述晶圆结构于该N+型半导体层的表面形成有多个沟槽，该多个沟槽贯穿N+型半导体层和N型半导体层，且该多个沟槽的底部处于P型半导体层中，以形成多个晶粒。

因此，本实用新型所提供一种可增加晶粒数量及合格率的晶圆结构，利用切割刀装置切割沟槽，得以精准控制所切下的沟深，因此得以控制沟槽沟深及沟槽均匀性，并可有效改善现有蚀刻所开设沟槽深度控制及均匀性问题，因此可有效提升晶粒合格率。此外，利用切割刀装置切割沟槽，没有现有蚀刻沟槽外扩侧蚀问题，所以会产生较小的沟宽，而晶粒有效面积较小，因此在同样面积的晶圆所生产出晶粒数量较多。

附图说明

图1为本实用新型V型刀具切割晶圆基材的剖面示意图。

图2为本实用新型U型刀具切割晶圆基材的剖面示意图。

图3为本实用新型晶圆所生产出晶粒数量较多示意图。

图4为图3的局部A部分放大示意图。

图5为本实用新型晶粒有效面积较小的剖面示意图。

图6为现有基板造成蚀刻沟槽外扩侧蚀的剖面示意图。

图7为现有晶粒有效面积较大的剖面示意图。

图8为现有晶圆所生产出晶粒数量较少示意图。

图9为图8的局部A部分放大示意图。

图中：

1晶粒；

11N型半导体层；

13P型半导体层；

12N+型半导体层；

14沟槽；

15光阻玻璃；

2切割刀装置；

10晶圆基材。

具体实施方式

下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好的理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。

由于本实用新型揭露一种二极管芯片结构，其二极管芯片的制作相关原理已为相关技术领域具有通常知识者所能明了，故以下文中的说明，不再作完整描述。同时，以下文中所对照的图式为表达与本实用新型有关的结构示意图，并未亦不需要依据实际尺寸完整绘制，合先叙明。

烦请参考图1及图2所示，为根据本实用新型的一较佳实施例，为一种可增加晶粒数量及合格率的晶圆结构，包括：一N型半导体层11，一P型半导体层13，贴附于该N型半导体层11的一面上，于该N型半导体层11的另一面上堆栈一N+型半导体层12，以形成一晶圆基材10，本实用新型改进在于：以一切割刀装置2于该N+型半导体层12切割超过N型及P型半导体层交界以形成若干沟槽14，以定义有若干个晶粒1，并产生较小的沟宽，以缩小晶粒1的有效面积，借此在同样面积的晶圆10得以增加所生产出晶粒1数量，此外以切割刀装置2切割沟槽14控制开设沟槽深度与稳定破片率，并得以改善蚀刻均匀性问题。在本实施例中，切割刀装置2为V型刀具，但并不以V型刀具为限，也可依实际制程所需而有所不同，例如以U型刀具(如图2)切割以形成若干沟槽14，在此，仅以一最佳实施例表现。

值得一提的事，当该切割刀装置2于该N+型半导体层12切割以形成若干沟槽14，以定义出有若干个晶粒1后，所述该等晶粒1会施以光阻玻璃15披覆以保护PN接点后，然后沿着所述沟槽14进行切片，以完成若干个晶粒1结构，如图5所示。

然而，从图5比较图7得知，由于，现有晶粒有效面积较大，因此习知晶圆所生产出晶粒数量较少，如图8及图9所示，而本实用新型采用切割刀装置2于该N+型半导体层12切割以形成若干沟槽14，以定义有若干个晶粒1，会产生较小的沟宽，所以本实用新型晶粒1有效面积较小，而在同样面积的晶圆所生产出晶粒1数量较多，如图3及图4所示。

此外，本实用新型因为利用切割刀装置2来切割沟槽14，而得以精准控制所切下的沟深，并因此进一步得以控制沟槽14沟深及沟槽14均匀性，而可有效改善现有蚀刻所开设沟槽深度控制及均匀性问题，因此可有效提升晶粒合格率。

以上所述实施例仅是为充分说明本实用新型而所举的较佳的实施例，本实用新型的保护范围不限于此。本技术领域的技术人员在本实用新型基础上所作的等同替代或变换，均在本实用新型的保护范围之内。本实用新型的保护范围以权利要求书为准。