半导体器件、二极管以及半导体结构的制作方法

本申请涉及半导体部件领域，并且具体地涉及二极管，即具有带有正向电流流动方向的两个电极的电子部件。

背景技术：

图1是二极管的截面图并且对应于美国专利第9,029,921号的图5。该二极管能够具有非常小的正向电压降并且在相反的方向上承受高的电压，例如几十伏特。其例如可以用在二极管整流器中或者DC/DC功率变换器、诸如串行斩波器中。

二极管1形成在位于连接至下表面的阴极K与阳极A之间的轻掺杂的N型半导体衬底3(N-)内部和顶部上。

衬底3的上部部分包含P型掺杂的阱5。阱5的上部部分包括比衬底3更重地N型掺杂的阱6。与N阱6分离并且比阱5更重地P型掺杂的区域7位于阱5的上部部分中。比阱6更重地N型掺杂的区域12位于横跨N阱6的P阱5的上部部分中。在绝缘体16上的N型掺杂的多晶硅栅极14(N-POLY)覆盖阱5的位于区域12与衬底之间的部分，并且在衬底上方延伸。比阱5更重地掺杂的P型掺杂的源极区域22位于阱6的上部部分中并且与区域12接触。P型掺杂的多晶硅栅极24(P-POLY)在绝缘体26上在区域7与22之间延伸并且从而覆盖N阱6的部分。

因此获得了如下N沟道竖直MOS晶体管T1：其源极对应于区域12，其漏极对应于衬底的部分27，并且其沟道形成区域对应于阱5的上部部分28。晶体管T1的栅极14覆盖衬底的沟道形成区域和部分27。

还形成了如下P沟道MOS晶体管T2：其源极对应于区域22，其漏极对应于阱5，并且其沟道形成区域对应于阱6的部分29。

晶体管T1的源极区域12和晶体管T2的源极区域22互连。晶体管T1的栅极14和晶体管T2的漏极区域5连接至二极管的阳极A。晶体管T1和T2串联连接在阴极K与阳极A之间，晶体管T1的栅极14连接至阳极。这样连接的两个晶体管形成传导结构35。

区域37在衬底3的上部部分中从衬底的部分27远离晶体管T1的栅极14延伸。区域37耦合至晶体管T2的栅极24并且形成控制结构。

当阳极与阴极之间的电压为正时，晶体管T1和T2导通。当阳极与阴极之间的电压为负时，栅极被带至阻断晶体管的电势。

以上提及的专利表明，绝缘体16和26应当在栅极14和24下面很薄，使得二极管能够以低正向电压传导电流并且控制结构37能够向栅极24供应适配的电势；实际上，在这一栅极上直接施加强反向电压可能破坏绝缘体26。

然而，以上二极管具有各种性能问题。期望具有性能改进的二极管。

技术实现要素：

本公开的目的是提供一种半导体器件、二极管以及半导体结构，以至少部分地解决现有技术中的上述问题。

根据本公开的一个方面，提供了一种半导体器件，包括：

上部电极；

下部电极；

连接至所述下部电极的第一传导类型的第一半导体衬底部分和第二半导体衬底部分；

形成在所述第一半导体衬底部分中的第一竖直晶体管，所述第一晶体管具有利用所述第一传导类型掺杂并且被耦合至所述上部电极的栅极；

形成在所述第一半导体衬底部分中的第二竖直晶体管，所述第一晶体管和所述第二晶体管串联连接在所述上部电极与所述下部电极之间，所述第二晶体管具有第二传导类型的沟道并且具有所述第二传导类型的掺杂的栅极；

所述第二传导类型的第一掺杂区域，位于所述第二半导体衬底部分中，所述第一掺杂区域耦合至所述第二晶体管的栅极；

所述第二传导类型的第二掺杂区域，位于所述第二半导体衬底部分中并且通过所述第一传导类型的第三掺杂区域与所述第一掺杂区域分离，所述第二掺杂区域耦合至所述上部电极；以及

在所述第三掺杂区域之上的所述第一传导类型的另一掺杂的栅极，所述另一掺杂的栅极耦合至所述上部电极。

在一个实施例中，所述第一晶体管包括位于所述第二传导类型的第一掺杂阱中的源极区域，所述第一阱的上部部分形成所述第一晶体管的沟道区域；并且所述第二晶体管包括位于所述第一传导类型的第二掺杂阱中的源极区域，所述第二掺杂阱位于所述第一阱中，所述第二阱的上部部分形成所述第二晶体管的沟道区域。

在一个实施例中，所述第二晶体管包括位于所述第一阱的部分之上的栅极。

在一个实施例中，所述第一晶体管包括位于所述第二传导类型的第一掺杂阱中的源极区域，所述第一阱的上部部分形成所述第一晶体管的沟道区域；以及所述第二晶体管包括位于所述第一掺杂阱外部的沟道区域。

在一个实施例中，所述第一晶体管的栅极和所述第二晶体管的栅极均通过厚度小于10nm的栅极绝缘体与所述第一衬底部分分离，并且其中所述另一掺杂的栅极通过厚度小于10nm的栅极绝缘体与所述第二衬底部分分离。

在一个实施例中，所述第一掺杂区域和所述第二半导体衬底部分形成PN结。

在一个实施例中，第三晶体管将所述第一掺杂区域耦合至所述第二衬底部分，所述第三晶体管在零电压处具有亚阈值操作。

在一个实施例中，所述第三晶体管具有与所述另一掺杂的栅极共同的栅极。

在一个实施例中，所述另一掺杂的栅极和所述第二掺杂区域环绕所述第一掺杂区域。

在一个实施例中，所述第一半导体衬底部分和所述第二半导体衬底部分是相同半导体衬底的部分。

在一个实施例中，所述第一半导体衬底部分是第一衬底的部分，并且所述第二半导体衬底部分是与所述第一衬底分离的第二衬底的部分。

在一个实施例中，所述半导体器件包括多个第一部分和多个第二部分，每个第一部分的所述第二晶体管的栅极耦合至第二部分的第一掺杂区域。

在一个实施例中，半导体器件二极管是整流桥的部分。

在一个实施例中，所述半导体器件是DC-DC功率变换器的部分。

根据本公开的另一方面，提供了一种二极管，包括：

半导体衬底，具有上表面和与所述上表面相对的下表面；

与所述半导体衬底的所述上表面相邻的上部电极；

与所述半导体衬底的所述下表面相邻的下部电极；

传导结构，在所述半导体衬底内设置在所述上部电极与所述下部电极之间，所述传导结构包括与p沟道晶体管串联耦合的n沟道晶体管，所述p沟道晶体管与所述衬底的所述上表面相邻设置；以及

控制结构，在所述半导体衬底内设置在所述上部电极与所述下部电极之间并且与所述传导结构横向地间隔开，所述控制结构包括设置在所述半导体衬底的所述上表面处的第三晶体管，所述第三晶体管包括耦合至所述上部电极的栅极、耦合至所述p沟道晶体管的栅极的第一掺杂区域、耦合至所述上部电极的第二掺杂区域，其中所述第一掺杂区域被配置成用作电势探针；

其中所述传导结构和所述控制结构被配置成使得在所述二极管的操作期间电流在所述上部电极与所述下部电极之间流动，在所述传导结构内比在所述控制结构内有更多的电流流动。

在一个实施例中，所述衬底包括n掺杂的衬底，其中所述p沟道晶体管包括位于所述衬底中的p掺杂的阱中的源极区域，所述p掺杂的阱的上部部分形成所述n沟道晶体管的沟道区域，并且其中所述n沟道晶体管包括位于n掺杂的阱中的源极区域，所述n掺杂的阱位于所述p掺杂的阱中，所述n掺杂的阱的上部部分形成所述第二晶体管的沟道区域。

在一个实施例中，所述衬底包括n掺杂的衬底，其中所述n沟道晶体管包括位于p掺杂的阱中的n掺杂的源极区域，所述p掺杂的阱的上部部分形成所述n沟道晶体管的沟道区域，并且其中所述p沟道晶体管包括位于n掺杂的阱中的p掺杂的源极区域，所述n掺杂的阱位于所述p掺杂的阱中，所述n掺杂的阱的上部部分形成所述p掺杂的晶体管的沟道区域。

在一个实施例中，所述第二晶体管包括位于不包括所述n掺杂的阱的所述p掺杂的阱的部分之上的栅极。

在一个实施例中，所述n沟道晶体管包括位于p掺杂的阱中的n掺杂的源极区域，所述p掺杂的阱的上部部分形成所述n掺杂的晶体管的沟道区域，并且其中所述p沟道晶体管包括位于所述第一掺杂的阱外部的沟道区域。

在一个实施例中，所述第三晶体管包括环形晶体管，在所述环形晶体管中，所述第二掺杂区域围绕所述第一掺杂区域。

根据本公开的又一方面，提供了一种半导体结构，包括：

第一传导类型的衬底，所述衬底具有上表面和与所述上表面相对的下表面；

与所述衬底的所述上表面相邻的上部电极；

电耦合至所述衬底的所述下表面的下部电极；

设置在所述衬底的上部部分处的第二传导类型的第一阱，所述第二传导类型与所述第一传导类型相反；

设置在所述第一阱内的所述第一传导类型的第二阱；

设置在所述第一阱内的所述第一传导类型的第一掺杂区域；

设置在所述第二阱内并且电耦合至所述第一掺杂区域的所述第二传导类型的第二掺杂区域；

位于与所述第一掺杂区域相邻的所述第一阱的部分之上的第一栅极，所述第一栅极电耦合至所述上部电极；

位于与所述第二掺杂区域相邻的所述第二阱的部分之上的第二栅极；

设置在所述衬底内并且与所述第一掺杂区域和所述第二掺杂区域横向间隔开的所述第二传导类型的第三掺杂区域，所述第三掺杂区域电耦合至所述上部电极；

设置在所述衬底内并且通过所述衬底的部分与所述第三掺杂区域横向间隔开的所述第二传导类型的第四掺杂区域，所述第四掺杂区域电耦合至所述第二栅极；以及

位于在所述第三掺杂区域与所述第四掺杂区域之间的所述衬底的部分之上的第三栅极，所述第三栅极电耦合至所述上部电极。

在一个实施例中，所述第一栅极和所述第三栅极掺杂有所述第一传导类型，并且其中所述第二栅极掺杂有所述第二传导类型。

在一个实施例中，由所述第一掺杂区域、与所述第一掺杂区域相邻的所述第一阱的部分、与和所述第一掺杂区域相邻的所述第一阱的部分相邻的所述衬底的部分、以及所述第一栅极形成第一晶体管；

其中由所述第二掺杂区域、与所述第二掺杂区域相邻的所述第二阱的部分、所述第二传导类型的第五掺杂区域、和所述第二栅极形成第二晶体管，所述第二掺杂区域通过与所述第二掺杂区域相邻的所述第二阱的部分与所述第五掺杂区域间隔开；以及

其中由所述第三掺杂区域、所述第四掺杂区域、在所述第三掺杂区域与所述第四掺杂区域之间的所述衬底的部分、以及所述第三栅极形成第三晶体管。

在一个实施例中，所述半导体结构形成包括传导结构和控制结构的二极管，其中所述传导结构包括所述第一阱、所述第二阱、所述第一掺杂区域、所述第二掺杂区域、所述第一栅极和所述第二栅极，并且其中所述控制结构包括所述第三掺杂区域、所述第四掺杂区域和第三栅极，其中所述第四掺杂区域被配置成用作电势探针。

提出了一方面修改诸如以上描述的二极管的传导结构，另一方面修改其控制结构。

因此，实施例提供一种二极管，其在上部电极与下部电极之间包括：连接至下部电极的第一传导类型的半导体衬底的第一部分和第二部分；形成在第一部分中并且串联连接在电极之间的第一竖直晶体管和第二晶体管，第一晶体管的栅极掺杂有第一传导类型并且耦合至上部电极，第二晶体管具有第二传导类型的沟道并且具有第二传导类型的掺杂的栅极；以及位于第二部分中并且通过上覆有第一传导类型的另一掺杂的栅极的衬底部分分离的第二传导类型的第一和第二掺杂区域衬底部分，第一掺杂区域用作电势探针并且耦合至第二晶体管的栅极，第二掺杂区域和另一栅极耦合至上部电极。

根据实施例，第一晶体管包括位于第二传导类型的第一掺杂阱中的源极区域。第一阱的上部部分是形成第一晶体管的沟道形成区域。第二晶体管包括位于第一传导类型的第二掺杂阱中的源极区域，第二掺杂阱位于第一阱中。第二阱的上部部分是第二晶体管的沟道形成区域。

根据实施例，第二晶体管具有覆盖第一阱的部分的栅极。

根据实施例，第一晶体管包括位于第二传导类型的掺杂阱中的源极区域。该阱的上部部分是第一晶体管的沟道形成区域。第二晶体管具有位于阱外部的沟道形成区域。

根据实施例，每个栅极与厚度小于10nm的栅极绝缘体相关联。

根据实施例，第一掺杂区域和第二部分的衬底形成PN结。

根据实施例，第三晶体管将第一掺杂区域耦合至衬底，第三晶体管在零电压处具有亚阈值操作。

根据实施例，第三晶体管具有与另一栅极共同的栅极。

根据实施例，另一栅极和第二掺杂区域环绕第一掺杂区域。

根据实施例，第一部分和第二部分是相同半导体衬底的部分。

根据实施例，二极管包括多个第一部分和多个第二部分，每个第一部分的第二晶体管的栅极耦合至第二部分的第一掺杂区域。

实施例提供一种具有二极管的整流桥，其包括以上二极管。

实施例提供一种DC-DC功率变换器，其包括以上二极管。

另一实施例提供一种二极管，其包括：在上部电极与下部电极之间的第一传导类型的掺杂的半导体衬底的部分；具有第一传导类型的沟道、具有第一传导类型的掺杂的栅极并且耦合至上部电极的第一竖直晶体管，第一晶体管具有被包括在第二传导类型的掺杂阱中的源极区域，第一晶体管具有位于阱中的沟道形成区域；具有第二传导类型的沟道、具有第二传导类型的掺杂的栅极和位于阱外部的沟道形成区域的第二晶体管，第一和第二晶体管串联连接在电极之间；以及第二传导类型的掺杂的探针区域，其从衬底的覆盖有第一晶体管的栅极的部分延伸，探针区域耦合至第二晶体管的栅极。

根据实施例，每个栅极与厚度小于10nm的栅极绝缘体相关联。

根据实施例，第一和第二晶体管在零电压处具有亚阈值操作。

根据实施例，第一晶体管的沟道形成区域以从5*10¹⁶到5*10¹⁷原子/cm³的浓度被掺杂。

根据实施例，第二晶体管的沟道形成区域以从5*10¹⁶到5*10¹⁷原子/cm³的浓度被掺杂。

实施例提供一种具有二极管的整流桥，其包括以上二极管。

实施例提供一种DC-DC功率变换器，其包括以上二极管。

根据本公开的实施例能够提供一种具有改进的性能的二极管。

附图说明

将在具体实施例的以下非限制性描述中结合附图来详细地讨论以上和其他的特征和优点。

图1是诸如在美国专利9,029,921中描述的二极管的截面图；

图2A是电流相对于电压的曲线；

图2B是电压相对于电压的曲线；

图3是二极管的实施例的简化的截面图；

图4是图示两个二极管中的电流密度的曲线；

图5是图示二极管的备选实施例的部分截面图；

图6是图示二极管的另一实施例的截面图；

图7是二极管的另一实施例的简化的截面图；以及

图8是图示二极管的备选实施例的部分截面图。

相同的元件在不同的附图中被赋予相同的附图标记，并且另外，各个附图没有按比例。为了清楚，仅示出和详述对于理解所描述的实施例有用的那些步骤和元件。

具体实施方式

在以下描述中，在提及限定绝对位置(诸如术语“顶部”、“底部”、“左侧”、“右侧”等)或相对位置(诸如术语“上方”、“下方”、“上部”、“下部”等)的术语或者限定方向(诸如术语“竖直”等)的术语时，其指代附图中所涉及的元件的方位。除非另有说明，否则表述“在…的数量级”意味着在10％的范围内，优选地在5％的范围内。

发明人已经分析了图1中图示的二极管类型的二极管的操作。

图2A是曲线40，其示意性地示出了根据在阳极A与阴极K之间施加的电压V_AK的图1的二极管1中的以A/mm²为单位的电流密度。

晶体管T1和T2中的每个在其栅极与源极之间的电压为零时具有非零电导，然而这一电压小于使得能够形成完全传导的沟道的值。因此，这样的晶体管在零电压处具有亚阈值传导。为了实现这一效果，栅极14和24下方的绝缘体16和26很薄(纳米范围)并且晶体管的沟道形成区域28和29和栅极的掺杂被近似地选择。作为示例，沟道形成区域28可以从5*10¹⁶到5*10¹⁷原子/cm³被掺杂。沟道形成区域29可以从10¹⁷到5*10¹⁷原子/cm³被掺杂。栅极14可以以大于5*10¹⁸原子/cm³被掺杂。栅极24可以以大于5*10¹⁸原子/cm³被掺杂。绝缘体16和26可以由氧化硅制成并且厚度可以小于10nm。

当初始为零的电压V_AK变得越来越负时，反向电流或泄露电流首先由于晶体管T1和T2的初始电导而增加。电压越负，一方面，连接至控制结构37的栅极24的电势相对于阱6的电势以及区域22的电势增加越多并且阻断P沟道晶体管T2越多，另一方面，连接至阳极的栅极14的电势相对于区域12的电势减小越多并且阻断N沟道晶体管T1越多。反向电流结束从而可忽略。当电压V_AK具有负值V_O时，泄露电流密度到达最大值J_L。

当初始为零的电压V_AK变得越来越正时，初始稍微导通的晶体管T1和T2的栅极上存在的电势使得这些晶体管越来越导通。当电流密度达到标称值J_F时，电压降对应于二极管的正向电压降V_F。由于晶体管T1和T2的操作，二极管1针对密度为J_F的高的标称电流具有低的正向电压降V_F。当标称电流密度J_F在0.5A/mm²的数量级时，这样的正向电压降例如小于0.2V。

最大泄露电流密度值J_L和正向电压降V_F的值恰好被联系起来。因此，具有低的正向电压降V_F的二极管在反向方向上具有高的泄露电流。期望减小正向电压降V_F而不增加最大值J_L，或者期望减小最大泄露值J_L而不增加正向电压降V_F。

图2B是图示根据阳极与阴极之间的电压V_AK的在区域37与阳极A之间的电压V_PA以及阴极与阳极之间的电压V_KA的曲线图。当电压V_PA和V_KA相等时，区域37和阴极处于相同的电势。电压V_PA对应于晶体管T2的栅极绝缘体24承受的电压。

P型掺杂区域37与衬底3之间的PN结具有非零电导，这使得能够在电压V_AK变化时对晶体管T2的栅极24充放电。因此区域37的电势被维持等于衬底3的环绕区域37的部分的电势。区域37从而形成电势探针。

当初始为零的电压V_AK开始变负时，晶体管T1和T2中实质上出现阳极与阴极之间的电压降。探针37的电势因此等于阴极电势。

当电压V_AK在-0.2到-5V的范围内变得比负的电压V2更负时，在区域27中在栅极14下方延伸的耗尽区继续在探针37下方。阳极与阴极之间的电压降的部分出现在耗尽区的底部与顶部之间。电压V_AK越负，耗尽区竖直延伸地越多并且支持大部分电压降。现在，探针37的电势保持接近位于栅极14正下方的衬底部分的电势。阳极与探针37之间的电压降保持受到限制并且电压V_PA保持由晶体管T2的栅极24的薄的绝缘体26可承受。

当初始为零的电压V_AK正向地增加时，阳极与阴极之间的大部分电压降出现在晶体管T1和T2中，只要电流密度小于对应于电压V3的值J3，例如在0.1到1A/mm²的范围内。当阳极与阴极之间的电压大于电压V3时，衬底3向位于探针37下方的部分中的电流的流动提供电阻。因此，探针37的电势高于阴极电势。与探针37的电势被维持等于阴极电势的情况相比，晶体管T2不太导通，并且因此二极管的正向电压降V_F更大。

现在，如先前指出的，期望正向电压降V_F减小而不增加最大泄露电流密度值J_L。

图3是二极管50的实施例的简化的截面图。二极管50包括在图的左手侧的与图1的传导结构35相同的传导结构35，其元件用相同的附图标记来表示。二极管50还包括在图的右手侧的控制结构52。

传导结构35形成在N型掺杂的半导体衬底(例如硅)的部分3内部和顶部上。控制结构52形成在半导体衬底部分54的内部和顶部上。部分3和54可以是相同的衬底的不同部分，或者是两个单独的衬底的部分。每个部分3、54的下表面耦合至二极管的阴极K。

在控制结构52中，衬底部分54的上部部分包含P型掺杂的区域80和82。掺杂区域82环绕掺杂区域80。环形栅极84在绝缘体86上在位于掺杂区域80和82之间的表面上延伸。栅极84由N型掺杂的多晶硅制成。栅极84和掺杂区域82耦合至阳极A。掺杂区域80耦合至晶体管T2的栅极24。

掺杂区域80与衬底之间的PN结具有非零电导。掺杂区域80因此形成电势探针，电势探针确定栅极24的电势。

当电流在二极管中从阳极向阴极流动时，阳极与阴极之间出现正的电压V_AK。掺杂区域82与衬底部分54之间的PN结限制流经衬底部分54的电流。传导结构35比控制结构52传导更多电流。现在，传导结构35的衬底部分3和控制结构52的衬底部分54不同，并且源自于阳极的电流的大部分通过流经传导结构35而不经过控制结构52而到达阴极，控制结构52控制晶体管T2的栅极。

不同于图1的二极管1的探针37，探针80没有位于意图用于电流流动的区域中。经过位于晶体管T1的漏极区域22下方的衬底区域3的电流的流动遭遇电阻88，电阻88没有位于控制结构的栅极84下方或者探针80下方。位于探针下方的衬底部分中的电流密度很低，例如小于对应于电阻88的衬底部分3中的电流密度的10％。从而，探针80的电势保持在阴极K的电势的数量级。因此，与晶体管由图1的二极管1的探针37类型的探针控制的情况相比，由探针80控制的晶体管T2中的电压降较小。因此相对于二极管1的晶体管T2的操作改善了二极管50的晶体管T2的操作。因此，二极管50的正向电压降小于二极管1的正向电压降。

当施加负的电压V_AK时，探针80的电势保持接近阴极K的电势，只要V不超过从0.2到5V的负的电压。泄露电流因此在二极管50中和在图1的二极管1中类似。然而，由正向方向上的电流引起的电压降在二极管50中可以远远低于在二极管1。

当电压V_AK变为比电压V2更负时(参见图2B)，探针80的操作类似于二极管1的探针37的操作。位于栅极84下方的衬底54的区域89中存在的耗尽区在探针下方延伸并且全部进一步向下延伸，因为电压V为负。电压V的大部分存在于这一耗尽区的底部与顶部之间。电势探针被带到位于栅极正上方的衬底部分的电势。从而，绝缘体26承受的电压与小的绝缘体厚度兼容。探针80的电势主要由衬底54的区域89的掺杂以及栅极84和区域80和82的配置来确定，具体地，由区域80与82之间的距离、即由栅极84的纵向尺寸来确定。

作为示例，当阳极与阴极之间的电压V_AK为负100V时，探针80与阳极之间的电压小于5V。作为示例，区域80与82之间的距离在0.3到1μm的范围内。栅极绝缘体86的厚度可以小于10nm。作为示例，衬底的区域89以10¹⁶到2*10¹⁷原子/cm³被掺杂。

图4图示根据在阳极与阴极之间施加的电压V_AK的两个二极管中的电流密度。曲线90对应于根据图3中图示的实施例的二极管。曲线92对应于图1的二极管1类型的二极管。两个二极管具有相同的泄露电流密度(未示出)。对于给定电压，二极管50中的电流密度高于二极管1中的电流密度。例如，对于0.2V的电压降，电流密度增加多于70％。对于0.5A/mm²的电流密度，电压降减小多于25％。

图5是图示二极管100的备选实施例的部分截面图。二极管100对应于图3的二极管50，其中控制结构52用控制结构101代替。仅示出了控制结构101的一半截面，这一结构关于竖直轴D具有回转对称性。

控制结构101形成在例如由N型掺杂的硅制成的半导体衬底部分102内部和顶部上。

部分102包含环形P型掺杂区域82以及以轴D为中心的P型掺杂阱104。阱104包括比阱更重地掺杂的并且以轴D为中心的P型掺杂区域108。阱104的上部部分中的N型掺杂的区域110形成与区域108接触的环。布置在绝缘体114上的环形栅极112覆盖阱和衬底的位于区域110与区域82之间的部分。栅极112由N型掺杂的多晶硅制成。

因此获得了如下晶体管T13：其源极对应于区域110，其漏极对应于衬底的部分116，其沟道形成区域对应于阱110的部分118。应当注意，栅极112覆盖沟道形成区域118并且在衬底上方延伸直到区域82的界限。

区域82和栅极112耦合至二极管的阳极A。区域108和110一起耦合至传导结构35的晶体管T2的栅极24。

上覆结构101的衬底的N型掺杂的栅极部分112与图2的控制结构52的栅极84扮演相同的角色。P型掺杂的区域108与控制结构52的探针80扮演相同的角色。控制结构101对应于控制结构52，其中将掺杂区域80耦合至衬底的PN结用晶体管T13代替，晶体管T13将掺杂区域108耦合至衬底。晶体管T13在零电压处具有亚阈值传导。

当施加在二极管上的电压变化时，电荷流经探针80与衬底之间的PN结以对结构52的晶体管T2的栅极电容充放电。晶体管T13的漏极与源极之间的电导高于图3的二极管50的衬底与探针80之间的PN结的电导。从而二极管也具有改进的反应时间。

图6是图示二极管150的实施例的截面图，其包括不同于图1、3和5的传导结构并且不同于关于图1描述的控制结构37的传导结构。

二极管150包括其下部部分耦合至二极管的阴极K的N型掺杂的衬底152的部分。衬底的上部部分包含P型掺杂的区域154和P型掺杂的阱156。阱156的上部部分包含比衬底更重地N型掺杂的区域158。绝缘体162上的N型掺杂的多晶硅栅极160覆盖P阱156的位于N区域158与衬底152之间的部分，并且继续在衬底152上方。比阱156更重地P型掺杂的区域164位于衬底的上部部分中，横跨P阱156并且与N区域158接触。P型掺杂的多晶硅栅极166在绝缘体168上延伸并且覆盖衬底的位于区域154与164之间的部分。

获得了如下N沟道竖直MOS晶体管T11：其源极对应于区域158，其漏极对应于衬底152的部分170，并且其沟道形成区域对应于P阱156的上部部分172。

还获得了如下P沟道MOS晶体管T12：其源极对应于区域164，其漏极对应于区域154，并且其沟道形成区域对应于衬底152的部分174。

晶体管T11的源极区域158和晶体管T12的源极区域164互连。晶体管T11的栅极160和晶体管T12的漏极区域154连接至二极管的阳极A。

晶体管T11和T12在零电压处具有亚阈值传导。这样连接在阴极与阳极之间的由晶体管T11和T12形成的组件形成传导结构180。主要电流可以沿着与通过图1的传导结构35的晶体管T1和T2相同的路径流经晶体管T12和T11。

P型掺杂区域37位于衬底152的上部部分中并且从晶体管T11的栅极160的界限远离被这一栅极覆盖的衬底部分延伸。区域37连接至晶体管T12的栅极166并且对应于设置栅极166的电势的控制结构。

二极管150的操作类似于图1的二极管1的操作。实际上，二极管150的晶体管T11和T12扮演二极管1的晶体管T1和T2的相应角色，并且控制结构37对应于与二极管1的电势探针37具有相同操作的电势探针。

根据优点，位于衬底152的上部部分中的二极管150的元件具有特别简单的布局，并且可以用有限数目的步骤来获得。具体地，晶体管T12的沟道形成区域174的掺杂水平并非源自于不同类型的多个掺杂步骤。因此，与图1的晶体管T2的沟道形成区域29相比，对于区域174而言期望的掺杂水平更易于得到。

作为示例，可以从5*10¹⁶到5*10¹⁷原子/cm³对沟道形成区域172掺杂。可以从10¹⁶到5*10¹⁷原子/cm³对沟道形成区域174掺杂。可以从5*10¹⁸到5*10²⁰原子/cm³对栅极160掺杂。可以从5*10¹⁸到5*10²⁰原子/cm³对栅极166掺杂。栅极绝缘体162和168的厚度可以小于10nm。

图7是二极管200的另一实施例的简化的截面图。二极管200对应于关于图6描述的传导结构180和关于图3描述的控制结构52的组合，并且相同的元件在此使用相同的附图标记来表示。

位于附图的左手部分中的传导结构180包括串联连接在二极管的阴极与阳极之间的晶体管T11和T12。控制结构52包括连接至二极管的阳极和探针80的掺杂区域82和栅极84。探针80耦合至晶体管T2的栅极166。

图8是图示二极管250的备选实施例的部分截面图，其组合关于图6描述的传导结构180和关于图5描述的控制结构101。

在图的右手侧的控制结构101包括栅极112和掺杂区域82以及探针区域108，栅极112和掺杂区域82连接至二极管的阳极。探针区域108连接至晶体管T12的栅极166。

已经描述了具体的实施例。本领域技术人员将能够想到各种备选、修改和改进。具体地，在所描述的实施例中，二极管形成在N型掺杂的衬底内部和顶部上，阴极是下部电极并且阳极是上部电极。其他实施例是可能的，其中衬底是P型掺杂的，并且与先前描述的实施例相比，阴极K和阳极A颠倒，并且传导类型N和P也颠倒。

另外，先前描述的二极管的实施例包括耦合至单个传导结构(35或180)的控制结构。如下其他实施例是可能的：其包括与并联连接在二极管的阳极与阴极之间的多个传导结构耦合的控制结构。具体地，图5的控制结构101与图3的控制结构52的电势探针80相比可以同时耦合至大量传导结构。包括多个控制结构的其他实施例也是可能的。

另外，在先前描述的实施例中，控制结构包括绕着经过电势探针的轴D回转的元件。在其他实施例中，这些元件可以具有不同形状并且可以全部或部分环绕探针。

类似地，可以考虑，所示的传导结构仅示出环形结构的一半截面。

这样的备选、修改和改进意图作为本公开的部分，并且意图在本实用新型的精神和范围内。因此，以上描述仅作为示例而非意图限制。本实用新型仅由以下权利要求及其等同方案中定义地来限制。