图像传感器像素的阵列和系统的制作方法

本申请要求由Swarnal Borthakur、Ulrich Boettiger和Richard A.Mauritzson发明的、提交于2016年1月20日的名称为“Image Sensors Having Photodiode Regions Implanted from Multiple Sides of a Substrate”(具有从衬底的多侧注入的光电二极管区的图像传感器)的美国临时申请No.62/280981的优先权，该申请以引用方式并入本文，并且据此要求该申请的共同主题的优先权。

技术领域

本实用新型整体涉及图像传感器，并且更具体地讲，涉及具有从半导体衬底的两侧注入的光电二极管区的图像传感器。

背景技术：

现代电子装置(诸如移动电话、相机和计算机)通常使用数字图像传感器。成像器(即，图像传感器)包括二维图像传感像素阵列。每个像素包括用于接收入射光子(入射光)并把光子转变为电荷的光传感器，诸如光电二极管。光电二极管以阵列形式注入在硅衬底中。

在常规图像传感器中，通常使用图案注入设备通过衬底的单个表面将光电二极管注入在硅衬底中。在注入之后，硅衬底被加热以便激活注入掺杂物。一般来讲，期望在衬底表面下的更深处注入光电二极管，以便增加传感器的集光效率。然而，通过衬底的单个表面将光电二极管注入到更深处需要高能量。高能量注入物需要非常厚的抗蚀剂掩模或其他致密掩模以便防止离子通过掩模渗漏。这一点随着更精细的尺寸而加剧。此外，如果掩模是过厚的以便适应深注入物，那么阴影效应(shadowing effects)将出现。对光电二极管注入物的深度的此类限制不良地限制了图像传感器的集光效率。

因此希望能够提供改善的图像传感器。

技术实现要素：

本实用新型解决的一个技术问题是在衬底表面下的更深处注入光电二极管以便增加传感器的集光效率。

根据本实用新型的一个方面，提供一种图像传感器像素阵列，包括：半导体衬底，所述半导体衬底具有相对的第一侧和第二侧；第一光电二极管区，所述第一光电二极管区通过所述第一侧注入在所述半导体衬底中；以及第二光电二极管区，所述第二光电二极管区通过所述第二侧注入在所述半导体衬底中，其中所述第二光电二极管区与所述第一光电二极管区在所述半导体衬底中重叠。

在一个实施例中，所述第一光电二极管区包括第一n型掺杂区，并且所述第二光电二极管区包括第二n型掺杂区。

在一个实施例中，所述第一n型掺杂区和所述第二n型掺杂区形成连续的n型掺杂区，所述连续的n型掺杂区延伸到所述半导体衬底的所述第一侧的小于或等于0.5微米内，并且延伸到所述半导体衬底的所述第二侧的小于或等于0.5微米内。

在一个实施例中，所述阵列还包括：附加的连续的n型掺杂区，所述附加的连续的n型掺杂区延伸到所述半导体衬底的所述第一侧的小于或等于0.5微米内，并且延伸到所述半导体衬底的所述第二侧的小于或等于0.5微米内；以及p型掺杂隔离结构，所述p型掺杂隔离结构注入在所述半导体衬底中的所述连续的n型掺杂区与所述附加的连续的n型掺杂区之间。

在一个实施例中，所述阵列还包括：附加的连续的n型掺杂区，所述附加的连续的n型掺杂区从所述半导体衬底的所述第一侧延伸到0.5微米内，并且延伸到所述半导体衬底的所述第二侧的0.5微米内；以及深沟槽隔离结构，所述深沟槽隔离结构从所述半导体衬底的所述第一侧和所述第二侧中的至少给定的一者延伸，并且将所述连续的n型掺杂区与所述阵列中的其他n型掺杂区隔离。

在一个实施例中，所述第一n型掺杂区具有在所述半导体衬底的所述第一侧处的第一横向区域，并且所述第二n型掺杂区具有在所述半导体衬底的所述第二侧处的第二横向区域，所述第二横向区域大于所述第一横向区域。

在一个实施例中，所述阵列还包括：滤色器元件阵列，所述滤色器元件阵列在所述半导体衬底的所述第一侧的上方形成，其中所述滤色器元件阵列包括透射给定颜色的光的第一组滤色器元件、以及透射红外光的第二组滤色器元件，其中所述第二组滤色器元件的给定滤色器在所述半导体衬底的所述第一侧处的所述第一n型掺杂区上方形成。

在一个实施例中，其中所述连续的n型掺杂区被配置成响应于图像光生成电荷，并且作为图像传感器像素的部分形成，所述图像传感器像素基于所生成的电荷生成图像信号，所述阵列还包括：像素读出线，所述像素读出线耦接到所述连续的n型掺杂区，其中所述像素读出线被配置成将所述图像信号传送到像素读出电路。

在一个实施例中，所述连续的n型掺杂区被配置成响应于通过所述半导体衬底的所述第一侧接收的图像光，生成所述电荷，所述阵列还包括：金属化层，所述金属化层在所述半导体衬底的所述第一侧上方形成，其中所述金属化层包括所述像素读出线。

在一个实施例中，所述连续的n型掺杂区被配置成响应于通过所述半导体衬底的所述第一侧接收的图像光，生成所述电荷，所述阵列还包括：金属化层，所述金属化层在所述半导体衬底的所述第二侧上方形成，其中所述金属化层包括所述像素读出线。

在一个实施例中，所述第一n型掺杂区具有从所述半导体衬底的所述第一侧延伸的第一深度，所述第二n型掺杂区具有从所述半导体衬底的所述第二侧延伸的第二深度，并且所述连续的n型掺杂区具有等于所述第一深度和所述第二深度的总和的深度。

在一个实施例中，所述第一深度和所述第二深度小于或等于3微米。

根据本实用新型的一个方面，提供一种系统，包括：中央处理单元；存储器；输入/输出电路；镜头；以及图像像素阵列，其中所述阵列包括：半导体衬底，所述半导体衬底具有相对的第一侧和第二侧；第一组n型掺杂区，所述第一组n型掺杂区通过所述第一侧注入在所述半导体衬底中；第二组n型掺杂区，所述第二组n型掺杂区通过所述第二侧注入在所述半导体衬底中，其中所述第一组n型掺杂区中的每个n型掺杂区与所述第二组n型掺杂区中的相应的n型掺杂区重叠，以形成从所述半导体衬底的所述第一侧延伸到所述第二侧的多个连续的n型掺杂区，并且其中所述多个连续的n型掺杂区响应于从所述镜头接收的图像光生成电荷。

在一个实施例中，所述多个连续的n型掺杂区中的每个连续的n型掺杂区形成于所述图像像素阵列的相应的图像像素中。本实用新型实现的一个技术效果是从衬底的顶表面和底表面两者注入光电二极管以增加光电二极管在衬底中的有效深度。

附图说明

图1为根据一个实施例的示例性电子装置的示意图。

图2为根据一个实施方案的示例性图像传感器像素阵列的示意图，该示例性图像传感器像素阵列具有通过半导体衬底的相对侧注入的光电二极管区。

图3为根据一个实施方案的示例性图像传感器像素阵列的示意图，该示例性图像传感器像素阵列具有从半导体衬底的相对侧注入的光电二极管区并且具有深沟槽隔离结构。

图4为根据一个实施方案的示例性图像传感器像素阵列的示意图，该示例性图像传感器像素阵列具有通过半导体衬底的相对侧注入的不同尺寸的光电二极管区。

图5至图9为示出根据一个实施方案的示例性图像传感器的示例性中间处理阶段的示意图，该示例性图像传感器具有从半导体衬底的相对侧注入的光电二极管区。

图10为根据一个实施方案的可由芯片制造设备执行以用于制造图1至图9所示类型的图像传感器的示例性步骤的流程图。

图11为根据一个实施例的采用图1-9中的至少一些图像像素阵列实施例的处理器系统的框图。

具体实施方式

本实用新型的实施方案涉及图像传感器，并且更具体地讲，涉及具有从半导体衬底的多侧注入的光电二极管的图像传感器。本领域技术人员应该认识到，本实用新型的示例性实施方案可在缺少一些或所有这些具体细节的情况下实施。在其他情况下，为了避免不必要地模糊本实用新型的实施方案，未详细描述熟知的操作。

电子装置，例如，数字相机、计算机、移动电话和其他电子装置可包括图像传感器，所述图像传感器收集入射光以捕获图像。图像传感器可包括图像传感器像素(在本文中有时被称为图像像素或像素)的阵列。图像传感器中的像素可包括光敏元件，例如，将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可(例如)具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路(例如，用于操作图像像素的电路)和用于读出图像信号的读出电路，所述图像信号与光敏元件所生成的电荷相对应。

图1为示例性电子设备的示意图，该电子装置使用图像传感器捕获图像。图1的成像系统10可以是便携式成像系统，诸如相机、移动电话、摄像机或捕获数字图像数据的其他成像装置。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括镜头14和对应的图像传感器16。镜头14和图像传感器16可安装在同一封装内，并且可向存储和处理电路18提供图像数据。在一些实施方案中，镜头14可以是镜头阵列的一部分，图像传感器16可以是图像传感器阵列的一部分。

存储和处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、存储装置诸如随机存取存储器和非易失性存储器等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(如，形成包括图像传感器16的集成电路或者与图像传感器16相连的模块12内的集成电路的一部分的电路)来实施。如果需要，可使用存储和处理电路18进一步处理并且存储被相机模块12捕获和处理的图像数据。如果需要，已处理图像数据可使用耦接至存储和处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其他装置)。

可通过为图像传感器提供滤色器，把图像传感器16配置成接收给定颜色的光。用于图像传感器中的图像传感器像素阵列的滤色器可以是(例如)红色滤色器、蓝色滤色器和绿色滤色器。每个滤色器可形成覆盖图像传感器的图像传感器像素阵列的滤色器层。还可以使用其他滤色器，诸如白色滤色器、黄色滤色器、双带IR截止滤色器(例如，允许透过可见光和LED灯发出的某个范围的红外光的滤色器)等等。

图像传感器(例如，图1中的图像传感器16)可包括布置在图像像素阵列中的图像传感器像素。阵列中的每个像素可包括注入在硅衬底中的光电二极管。一般来讲，可能期望将光电二极管更深地注入在衬底内，以便改善图像传感器的集光效率(特别地在较长波长下)。在一些情形中，光电二极管仅通过衬底的顶表面或底表面中的一个注入在硅衬底中。

然而，通过衬底的单个表面注入光电二极管可限制衬底内形成的光电二极管的深度。这是因为执行光电二极管的注入的图案注入设备形成被注入掩模和注入能量的交互作用限制的注入区。高能量注入物需要致密抗蚀剂掩模或其他(例如，氧化物、氮化物等)致密掩模以便防止离子通过掩模泄漏。这一点随着更精细的尺寸而加剧。此外，如果掩模是过厚的以便适应深注入物，那么离子阴影效应将出现。在诸如像许多图像传感器中利用的0.2μm-0.3μm的尺寸的情况下，实现大于10:1(例如，抗蚀剂掩模厚度与特征线或空间的10比1的比率)的纵横比是期望的，但难以在实践中实现。此类注入对光电二极管注入物相对于衬底表面的总深度设置近似3微米的有效限制。

如果需要，通过从衬底的顶表面和底表面两者注入光电二极管，相对于从衬底的单个表面注入光电二极管的情形，光电二极管在衬底中的有效深度可增加。图2为图像像素阵列的横截面示意图，该图像像素阵列具有从半导体衬底的顶表面和底表面两者注入的光电二极管。

如图2所示，图像传感器16可包括图像传感器像素阵列20。可使用半导体衬底来形成像素阵列20。阵列20可包括掺杂半导体层28。在层28的底表面34下面可形成互连层24(也已知为金属化层24)。金属化层24可具有用于在像素阵列20上路由信号(例如，像素控制信号、像素输出信号等)的金属区和电介质区。像素阵列20可包括在金属化层24下面形成的半导体载体层22。层22可以是例如，硅层、其他半导体晶圆衬底、或载体晶圆。在半导体层28的顶表面32上方可形成钝化层26。在钝化层26上方可形成滤色器阵列29。钝化层26可包括将滤色器阵列29与层28隔离的电介质或其他材料。

阵列20可通过滤色器阵列29接收图像光39。滤色器阵列29可包括多个滤色器元件30。每个滤色器元件30可使对应颜色的光通过(例如，可按波长过滤入射光39)。例如，绿色滤色器元件30使绿光通过，红色滤色器元件30使红光通过，黄色滤色器元件30使黄光通过，红外滤色元件30使红外光通过等。可在阵列20中的对应图像像素38上方形成每个滤色器元件30。图像像素38可包括对应光电二极管区36。光电二极管区36可响应于图像光39生成电荷。所生成的电荷可转换成图像信号(图像电压)，并且可以被图像传感器16中的控制电路读出(例如，通过金属化层24和对应读出行)。

每个图像像素38中的光电二极管区36可包括第一光电二极管注入区和第二光电二极管注入区。如图2所示的，给定图像像素38包括通过顶表面32注入的第一光电二极管注入物40、以及通过底表面34注入的第二光电二极管注入物42。注入物40和42可例如通过芯片/晶圆制造设备(例如，图案注入设备)或制造系统中的装配阵列20的其他制造设备注入。光电二极管注入物40可从顶表面32延伸到深度44，而注入物42从底表面34延伸到深度44。作为一个示例，注入物42的深度可类似于注入物40的深度。光电二极管注入物40和42可以是例如n型掺杂注入物。如果需要，在光电二极管36之间形成的层28中的区可包括p型掺杂隔离注入物。在另一个合适的布置中，光电二极管注入物40和42是p型掺杂注入物，并且衬底28中的区是n型掺杂隔离注入物。

层28中的注入物40和42可重叠，使得注入物形成对应像素38中的连续光电二极管区36。连续光电二极管区36可接触表面34和/或表面32，或可接近表面而不接触表面。如果需要，连续光电二极管区可延伸到表面32和/或表面34的小于或等于0.5微米内(例如，连续区可接触表面32和/或表面34，可延伸到表面32和/或表面34的0.5微米内，可延伸到表面32和/或表面34的0.3微米内等)。光电二极管区36可具有有效深度46，该有效深度大于单个光电二极管注入物的深度44。有效深度46可基本上从顶表面32延伸到底表面34。通常还期望分别在顶表面32和底表面34处具有浅p-掺杂区，以便生成钉扎光电二极管和/或减小暗电流。例如，注入物深度44可以是2-3微米，而光电二极管深度46是4-6微米。虽然对应的注入设备仅能够将光电二极管区注入到2-3微米的较浅深度(例如，由于与注入物抗蚀和掩蔽技术相关联的限制)，但通过从层28的两侧形成两个不同的重叠光电二极管注入物，光电二极管区36的深度可以有效地延伸。

在阵列20的制造期间，可以在形成金属化层24之前热激活光电二极管注入物44和42，以便最小化与热激活相关的对层24的热损害的风险。因为光电二极管区36在衬底层28中具有比注入物40或注入物42自身更大的有效深度，区36的集光效率可大于注入物40或42的单个侧的效率，特别是在较长波长下(例如，因为光电二极管36可响应于横跨其整个长度46的图像光39生成电荷)。

在图2所示的示例中，阵列20被布置作为背照式(BSI)图像传感器像素阵列。在BSI阵列中，通过层28的顶(背)侧32接收光39，而在层28的底(前)侧34上形成金属化层24。这个例子仅为示例性的。如果需要，阵列20可前照式(FSI)阵列。在FSI阵列中，在金属化层24(或层22)上方形成滤色器层29，并且在衬底28处通过金属化层24接收图像光39。如果需要，可在前侧34处没有第二光电二极管注入物42的情况下，形成阵列20中的一些像素38。在阵列20是FSI阵列的情形下，可在背侧32处没有注入物40的情况下形成一些像素38。

如果需要，阵列20可包括隔离结构，诸如在相邻图像像素38之间形成的深沟槽隔离结构。图3为示出可如何在阵列20中形成沟槽隔离结构的示例性示意图。如图3所示，可在相邻对的光电二极管区36之间形成隔离沟槽50。沟槽50可穿透到衬底28中。沟槽50可比单个光电二极管注入物40或42的深度44更深。例如，沟槽50可从衬底层28的顶表面32延伸到底表面34。这仅是示例性的，并且如果需要，沟槽50可延伸横跨层28的厚度的一部分，或可包括各自分别从顶表面和底表面延伸的两个不同沟槽。

隔离沟槽50可填充有增强相邻光电二极管36之间的光隔离和/或电隔离的材料。例如，隔离沟槽50可填充有非掺杂氧化物、p+掺杂氧化物(例如，硼掺杂玻璃)、p+掺杂多晶硅(例如，硼掺杂多晶硅)、具有插置在多晶硅与沟槽50的侧壁和底面之间的衬里(例如，磷掺杂氧化物衬里)的p+掺杂多晶硅、具有p+氧化物衬里(例如，磷掺杂氧化物)的耐火金属(例如，耐高热量、耐腐蚀和耐磨损的钨、钼或其他金属)、任何其他所需的导体、半导体、和/或电介质隔离材料。填充的隔离沟槽50可用于减少相邻像素38之间的光串扰和/或电串扰，并且增加像素的量子效率。在阵列20的制造期间，可在衬底28内从顶表面32或底表面34形成沟槽50。如果需要，可在注入物40和42的热激活之前形成沟槽50，以便防止任何掺杂物在热激活期间散布或向外扩散。

在一些情形中，像素38可以被构造成能够响应于红外光生成图像信号。响应于红外光生成图像信号的像素38有时在本文中被称为红外图像像素或红外像素38IR。由于硅在较长波长下的减小的吸收性，较长波长光(诸如红外光)在硅中的更大深度处相对于可见光将被光电二极管区36更有效地捕获。如果需要，衬底38中的光电二极管区的尺寸在与通过其接收红外图像光39的侧相对的侧处可以是更大的，以便增加在衬底28中的更大深度处的红外光收集。

图4为示出阵列20中的红外像素可如何在衬底28的不同侧处具有不同尺寸的光电二极管注入物的示例性横截面示意图。如图4所示，可在阵列20中形成红外像素38IR。像素38IR可设置有透射红外图像光39的红外滤色器元件30IR。图4的示例中的阵列20是前照式阵列，在该前照式阵列中光电二极管衬底层28通过金属化层24接收图像光39(例如，金属化层24、钝化层26和滤色器阵列29全部在阵列20的相同侧上形成)。如果需要，可在背照式阵列中形成红外像素，诸如图2和图3所示的那些。

再次参见图4，在阵列20的制造期间，可通过衬底28的前侧34将光电二极管注入物40注入到衬底28中。针对非红外像素38，可通过背侧32将光电二极管注入物42注入到衬底28中。针对红外像素38IR，可在背侧32处形成横向延伸的光电二极管注入物60。可使用与注入物40和42相同的材料(例如，使用n型材料)来掺杂光电二极管注入物60。红外像素注入物60可在相邻像素38的光电二极管注入物40下面延伸。可在相对于背侧32的深度处形成注入物60，使得注入物60不与相邻像素38的区40重叠，由此用于将注入物60与相邻像素中的区40隔离。在该红外像素38IR中的注入物60和注入物40可在衬底28中重叠，以便形成连续光电二极管区62。

注入物60相对于相邻注入物42增加的尺寸可用于使红外像素38IR在集光侧34的较大深度处的集光区域增大超过具有注入物42的像素的集光区域。例如，注入物60的集光区域可以是注入物40的集光区域的近似3倍。横跨阵列20的每个红外像素可设置有对应扩展的深注入物60，或仅阵列20中的红外像素子集可设置有扩展的注入物60。图4的例子仅仅是示例性的。如果需要，阵列20中的任何颜色的像素可设置有扩展的深注入物60。一般来讲，前表面34和背表面32处的注入物尺寸可在阵列20中的单独像素内变化，并且背表面32处的注入物尺寸可横跨阵列20中的像素变化。如果需要，可在无背侧注入物42的情况下形成具有红外像素38IR的阵列中的非红外像素38。在阵列20的制造期间，可在与图2和图3中的注入物42相同的制造步骤处在衬底28中形成注入物60。如果需要，可在图4的图像传感器阵列内形成图3所示类型的深沟槽结构50。

图5至图9为示出可如何在制造系统中制造图2和图3所示类型的图像传感器阵列20的示例的示例性示意图。应当指出，在典型BSI处理期间从背表面注入光电二极管，需要高温来激活掺杂物并且修复与注入物相关的硅/晶体损坏。然而，在大于约1μm的深度处，不能在不损坏(例如，熔化)已经形成的/现有的金属化层的情况下热激活注入物。提出的制造过程通过在金属化之前，在该工艺流程中提早处理前侧注入物和背侧注入物来克服此问题。

图5为示出可如何将背侧注入物40注入到图像传感器阵列20中的横截面示意图。如图5所示，制造系统70可包括制造(装配)图像传感器阵列20的芯片或晶圆制造设备76。起始的衬底可包括生长或沉积在牺牲层72的顶部上的外延层28。牺牲层72可包括硅掺杂衬底。起始的衬底也可以是具有外延层28和衬底72的SOI(绝缘体上硅)衬底。

制造设备76可如箭头74所示的通过背表面32注入光电二极管区40。设备76可包括图案注入设备，该图案注入设备使用光致抗蚀剂结构、二氧化硅或氮化硅硬掩模、离子注入设备、或任何其他期望的半导体注入设备来注入区40。设备76可在注入之后(或在金属层24的形成之前的任何时间)对注入区40执行热激活。在已经形成注入物40之后，如果需要，设备76可在表面32上方形成钝化层26。层26可使用设备76中的钝化层沉积设备来沉积在背侧32上方。钝化层26可包括氧化物材料、氮化物材料、或任何其他期望的材料以保护层28的背表面32。

在阵列20的FSI布置(例如，如图4所示)中，可用延伸的光电二极管区60替换注入物40，同时执行图5所示的过程(随后同时执行附加的FSI制造步骤)。如果需要，深隔离沟槽50(如图3所示)可以蚀刻或以其他方式在衬底28中形成，并且在区42注入之后、在区40注入之后、或在区40和42注入之前可填充有隔离材料。在一个合适布置中，沟槽50可在区40和42的热激活之前形成，以便防止在热激活期间在光电二极管区36之间的掺杂物向外扩散。

图6为示出可如何将临时载体附接到阵列20的横截面示意图。如图6所示，设备76可将临时粘合剂层80附接到钝化层26。在另一个合适布置中，可省略粘合剂层80。设备76可将临时载体结构82附接到粘合剂层80。临时载体82还可例如通过氧化物接合来附接到衬底28。临时载体82将用于促进阵列20在制造系统70中的翻转(例如，使得可通过衬底28的前侧形成附加光电二极管注入物)。

图7为示出可如何通过衬底28的前侧形成附加光电二极管注入物以便形成延伸的光电二极管区36的横截面示意图。如图7所示，阵列20已经被翻转(例如，使用制造设备76并且由临时载体82促进)，并且牺牲层72已经被移除以便将光电二极管衬底28的前侧34暴露于制造设备76。可使用研磨过程、蚀刻过程、或任何其他所需的过程来移除牺牲层72a。制造设备76可如箭头84所示的通过前侧34注入光电二极管区42。设备76可注入区42，使得区42与对应背侧注入区40重叠，从而形成连续、延伸的光电二极管区36。如果需要，设备76可使用与注入区40相同的注入方法和设备来注入区42。设备76可在注入之后执行光电二极管区42的热激活。

图8为示出在已经形成金属化层24之后的图7的阵列20的横截面示意图。应当指出，也将在前表面34上、在金属化和电介质层24下形成标准CMOS晶体管和逻辑部件。可以在形成光电二极管注入物42之前、之后或期间形成此逻辑部件。如图8所示，设备76可将载体90耦接到金属化层24。载体90可以是集成电路晶圆(例如，专用集成电路(ASIC)晶圆、现场可编程门阵列(FPGA)晶圆、或任何其他期望的集成电路)。在载体90已经附接到层24之后，设备76可移除临时载体结构82。可在前侧34上方形成金属化层24。金属化层24可包括金属互连层和电介质层。金属互连层可将光电二极管区36耦接到衬底28中的其他区，通过像素控制线耦接到像素控制电路，通过像素读出线耦接到像素读出电路等。通过仅在已经注入和激活两组光电二极管区42和44之后形成金属化层24，由光电二极管区的热激活生成的热量将不对金属化层24的热敏部件具有任何影响。这可允许光电二极管在每个像素中的深度有效地延伸(例如，由此增加像素的集光效率)，同时消除对金属化层24的热损坏的风险。

图9为示出在制造完成之后的阵列20的示例的横截面示意图。如图9所示，设备76可使滤色器层29沉积在背侧32处的钝化层26上方。金属化层24可耦接到载体90(例如，诸如图2的载体22或如图8所示的载体)。在图9的示例中，载体90是集成电路晶圆(例如，专用集成电路(ASIC)晶圆、现场可编程门阵列(FPGA)晶圆、或任何其他期望的集成电路)。制造设备76可形成从衬底28的背表面32延伸到前表面34的贯穿硅通孔结构91。贯穿硅通孔91可通过钝化层93与衬底28隔离。钝化层93可以是钝化层26的延伸，或可以是附加的钝化层。

通孔91可填充有导电材料92以便形成导电贯穿硅通孔结构。导电触点94可在侧32处耦接到通孔92。通孔92的另一个侧可耦接到金属化层24。金属化层24可使用通孔92来耦接到载体90上的顶部金属层97(例如，在载体90使用融合接合来耦接到衬底28的情形中)。在衬底28使用混合接合耦接到载体90的情形中，金属化层24已经电连接到载体90并且可省略结构92。为了在载体90与外部电路之间传送信号，可在衬底28和金属层24中形成接合垫开口以便暴露载体90上的顶部金属层97。导电路径可耦接到暴露的金属层97，以便在此情形中将信号传送到外部电路。图9的例子仅仅是示例性的。如果需要，阵列20可包括不止一个通孔92。阵列20可包括接合垫开口和贯穿通孔结构的任何所需的组合。阵列20可使用前照式方案来实现，在该前照式方案中如果需要，在金属化层24上方形成滤色器30。

图10为可由制造设备76执行以便制造图像传感器16的示例性步骤的流程图，该图像传感器具有图2所示类型的双侧光电二极管注入物。图10的步骤描述BSI图像传感器阵列20的形成，但可适合于使用合适的处理步骤来形成对应的FSI图像传感器阵列。

在步骤100处，设备76可使外延硅层28生长到牺牲硅，或SOI衬底72(例如，如图5所示)。

在步骤102处，设备76可从衬底28的第一侧注入光电二极管区40。例如，设备76可通过背侧32注入光电二极管区40(例如，如图5所示)。设备76可注入将完全在对应像素38内形成的每个区40，或可能如果需要，注入一些光电二极管区以便形成延伸到衬底28上的相邻像素区域中的延伸区60(例如，以便形成对应红外像素38IR)。步骤102还可包括在光电二极管区40之间注入隔离区。

在步骤104处，设备76可在衬底28的第一侧上方形成钝化层26。例如，设备76可在衬底28的背侧32上方形成层26。在阵列20是FSI阵列的情形中，可省略此步骤。

在步骤106处，设备76可将临时载体82附连或附接到衬底28的第一侧。例如，设备76可使用粘合剂80将载体82附接到钝化层26(如图6所示)。针对FSI图像传感器，附接永久载体。

在步骤108处，可将晶圆翻转过来，并且在步骤110处，设备76可移除牺牲硅衬底72(例如，如图5所示)。

在步骤112处，设备76可从与衬底28的第一侧相对的衬底28的第二侧注入光电二极管区42。例如，设备76可通过前侧34注入光电二极管区42(例如，如图7所示)。设备76可注入将完全在对应像素38内形成的每个区42，或可能如果需要，注入一些光电二极管区以便形成延伸到衬底28上的相邻像素区域中的延伸区60(例如，以便形成对应红外像素38IR)。步骤112还可包括在光电二极管区40之间注入隔离区。

在步骤114处，在已经热激活衬底28的两侧处的光电二极管区之后，设备76可在衬底28的第二侧上形成金属化层24。例如，设备76可在衬底28的前侧34上方形成金属化层24(如图8所示)。设备76可在处理步骤102时或处理步骤102与步骤114之间的任何其他时间热激活区40。类似地，设备76可在处理步骤112时、或在处理步骤112之后、以及在处理步骤114之前热激活区42。这可确保光电二极管区的两侧的热激活所需要的热量不损坏像素金属化层。在阵列20是FSI图像传感器阵列的情形中，可在金属化层24上方形成钝化层26。可在图10的流程图中的任何期望时间，但优选在处理步骤114之前，在衬底28中形成深隔离沟槽结构50(图3)。

在步骤116处，设备76可将金属化层76接合到载体晶圆或集成电路结构。例如，设备76可将层24接合到ASIC 90(如图9所示)。

在步骤118处，设备76可翻转接合到载体晶圆或集成电路结构的阵列，并且在步骤120处，设备76可移除临时载体结构82。例如，设备76可移除载体82和对应的粘合剂80(例如，使用硅研磨过程、机械研磨过程、化学蚀刻过程、或任何其他所需的过程)。

在步骤122处，设备76可在阵列上形成任何所需的滤色器结构29。例如，设备76可在阵列的背侧32处的钝化层26上方形成滤色器层29(如图9所示)。在阵列20是FSI阵列的情形中，在步骤114之后可在阵列的前侧34处的钝化层26上方形成层29(例如，如图4所示)。如果需要，在滤色器元件上方可形成微镜头。可在阵列20上形成贯穿硅通孔结构、接合垫开口、或任何其他所需的互连结构。

图10的例子仅仅是示例性的。一般来讲，可能以任何所需的顺序执行任何所需的FSI或BSI制造步骤以便形成阵列20，使得在激活双侧光电二极管注入物之后形成金属化层114。在阵列20是FSI阵列的情形中，如果需要可省略步骤116、118和120。

图11为采用图1-图9中的至少一些图像像素阵列20的实施方案的处理器系统的框图。装置600可包括装置10(图1)的多个元件或这些元件的任何相关子集。装置600可包括图像传感器602(诸如图1的传感器16)。处理器系统500是具有可包括成像装置600的数字电路的示例性系统。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统以及其他采用成像装置的系统。

处理器系统500可以是数字静态或视频摄像机系统，其可包括由镜头596所表示的一个或多个镜头，所述镜头用于在快门释放按钮597被按下时将图像聚焦到图像传感器、图像传感器阵列或多个图像传感器阵列(诸如图像传感器16(图1))上。处理器系统500可包括中央处理单元，诸如中央处理单元(CPU)595。CPU 595可以是微处理器，该微处理器控制相机功能和一个或多个图像流功能，并经由总线(诸如总线593)与一个或多个输入/输出(I/O)设备591通信。成像装置600还可经由总线593与CPU 595通信。系统500可包括随机存取存储器(RAM)592和可移动存储器594。可移动存储器594可包括经由总线593与CPU 595通信的闪存存储器。成像装置600可在单个集成电路上或在不同芯片上与CPU 595相组合，并可具有或没有存储器存储装置。尽管总线593被示出为单个总线，但该总线可以是一个或多个总线或桥接器或者其他用于互连系统部件的通信路径。

已经描述了各种实施方案，示出了具有图像传感器像素阵列的图像传感器，该图像传感器像素阵列包括通过半导体衬底的相对侧注入的光电二极管区。

图像传感器像素阵列可包括具有相对的第一侧和第二侧的半导体衬底。可通过第一侧将第一光电二极管区注入在半导体衬底中。可通过第二侧将第二光电二极管区注入在半导体衬底中。第二光电二极管区可以被注入以便与半导体衬底中的第一光电二极管区重叠。第一注入光电二极管区和第二注入光电二极管区可形成从衬底的第一侧延伸到第二侧的连续光电二极管区。

例如，第一光电二极管区可包括第一n型掺杂区，并且第二光电二极管区可包括第二n型掺杂区。第一n型掺杂区和第二n型掺杂区可形成从半导体衬底的第一侧延伸到第二侧的连续的n型掺杂区。连续的n型掺杂区可具有等于第一掺杂注入物区和第二掺杂注入物区的单独深度的总和的总深度。例如，第一掺杂区和第二掺杂区可各自具有小于或等于3微米的深度。可在半导体衬底中形成从第一侧延伸到第二侧的附加连续的n型掺杂区。可将P型掺杂隔离结构注入在连续的n型掺杂区之间的半导体衬底中。在另一个合适布置中，可在区之间形成深沟槽隔离结构。

如果需要，第一n型掺杂区可具有在半导体衬底的第一侧处的第一横向区域，而第二n型掺杂区具有在半导体衬底的第二侧处的大于第一横向区域的第二横向区域。滤色器元件阵列可在半导体衬底的第一侧上方形成，并且可包括红外滤色器元件。如果需要，可在半导体衬底的第一侧处的第一n型掺杂区上方形成红外滤色器元件。

第一光电二极管区和第二光电二极管区可属于阵列上的单个图像像素，并且可响应于图像光生成电荷。像素可响应于生成的电荷生成图像信号。像素读出线可将图像信号从图像像素传送到像素读出电路。像素读出线可作为衬底上方形成的金属化层的一部分形成。可在衬底的第一侧或第二侧上方形成金属化层。

可提供使用芯片制造来制造这种图像传感器像素的方法。芯片制造设备可在注入之后热激活第一光电二极管区和第二光电二极管区。在已经热激活光电二极管区之后，可在半导体衬底上方形成金属化层。

根据本实用新型的一个方面，提供一种使用芯片制造设备制造图像传感器像素阵列的方法，所述方法包括：通过半导体衬底的第一侧注入第一光电二极管区；通过所述半导体衬底的第二侧注入第二光电二极管区，其中所述第二侧与所述第一侧相对；热激活所述第一光电二极管区和所述第二光电二极管区；以及在已经热激活所述第一光电二极管区和所述第二光电二极管区之后，在所述半导体衬底上方形成金属化层。

在一个实施例中，注入所述第二光电二极管区包括：注入所述第二光电二极管区，使得所述第二光电二极管区与所述第一光电二极管区在所述半导体衬底中重叠以便形成连续光电二极管区，所述连续光电二极管区延伸到所述半导体衬底的所述第一侧的小于或等于0.5微米内，延伸到所述半导体衬底的所述第二侧的小于或等于0.5微米内。

在一个实施例中，所述方法还包括：在注入所述第一光电二极管区之后，将临时载体耦接到所述半导体衬底的所述第二侧；使用所述临时载体翻转所述图像传感器像素阵列；以及在已经翻转所述图像传感器像素阵列之后，注入所述第二光电二极管区。

在一个实施例中，所述第一光电二极管区和所述第二光电二极管区形成所述图像传感器像素阵列中的图像传感器像素的部分，其中所述图像传感器像素基于所述第一光电二极管区和所述第二光电二极管区所生成的电荷生成图像信号，并且所述金属化层包括像素读出线，所述像素读出线将所述图像传感器像素所生成的所述图像信号传送到像素读出电路。

在一个实施例中，所述方法还包括：通过所述半导体衬底的所述第一侧注入第三光电二极管区；通过所述半导体衬底的所述第二侧注入第四光电二极管区；以及在所述半导体衬底中形成隔离结构，所述隔离结构插置在所述第一光电二极管区与所述第三光电二极管区之间，并且插置在所述第二光电二极管区与所述第四光电二极管区之间，其中所述隔离结构选自由如下隔离结构所构成的组：隔离沟槽结构和隔离注入区。

在一个实施例中，所述方法还包括：在形成深隔离沟槽结构之后，热激活所述第一光电二极管区、所述第二光电二极管区、所述第三光电二极管区和所述第四光电二极管区；以及在已经热激活所述第一光电二极管区、所述第二光电二极管区、所述第三光电二极管区和所述第四光电二极管区之后，在所述半导体衬底上方形成所述金属化层。

前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。上述实施方案可单独地或以任意组合方式实施。