氮化镓半导体器件的制作方法

本实用新型涉及半导体技术领域，特别是涉及一种氮化镓半导体器件及其制备方法。

背景技术：

氮化镓(GaN)半导体与硅板或者砷化镓(GaAs)相比较有能带隙(Eg＝3.4eV) 宽的特性及高温下(700℃)安定性高的优点。GaN电力半导体与硅(Si)电力半导体相比还有低温阻抗的特点，这在电力半导体启动时拥有使开关转换 (switching)损失最小化及系统消费电力最小化的优点。

GaN半导体器件作为可以实现小型化，高电压，高转换时的低损耗，高效率的新生代电力器件，在产业用，电力网，情报通信(ICT)等领域需求在不断增加。但是GaN电力半导体需要的高品质GaN购买困难，所以要利用蓝宝石或硅基板等异种基板来生长，其难点在于物理特性差异引起的GaN薄膜本身的品质低下难以做到高击穿电压(Breakdown voltage)。

使用GaN的电力器件中为了实现高击穿电压需要高品质的缓冲(buffer)层生长。

GaN薄膜生长依靠质素自然的拥有N-type的特性，使用将铁(Fe)或碳(C) 进行掺杂作为接受体(acceptor)来灵活运用的方法，通过N-空穴(N-vacancy) 的补偿实现高阻抗层。

但是铁掺杂依靠腔体(chamber)内的存储效应难以确保均匀的特性，碳掺杂的氮化镓层是在低温下以快速的生长率生长，其具有品质低、难以变厚的问题。

技术实现要素：

基于此，本实用新型的目的是提供一种改善高阻抗层品质的氮化镓半导体器件。

具体的技术方案如下：

一种氮化镓半导体器件，包括依次层叠的基板、缓冲层、高阻抗层、非有意掺杂氮化镓层、通道层、氮化镓铝层以及电极层；所述高阻抗层包括多层交替生长的非掺杂氮化镓层和碳掺杂氮化镓层。

在其中一些实施例中，所述非掺杂氮化镓层和所述碳掺杂氮化镓层的总层数≥10层，所述非掺杂氮化镓层的厚度为1nm-500nm，所述碳掺杂氮化镓层的厚度为1nm-500nm。

在其中一些实施例中，所述碳掺杂氮化镓层中碳的掺杂量为 1×10¹⁶/cm³-1×10²⁰/cm³。

在其中一些实施例中，所述高阻抗层的厚度为100nm-5μm。

在其中一些实施例中，所述非有意掺杂氮化镓层包含多层的应变控制层和多层的掩蔽层，所述应变控制层的层数≥0；所述掩蔽层的层数≥0。

在其中一些实施例中，所述缓冲层的材质为氮化镓、氮化铝或氮化镓铝。

在其中一些实施例中，所述通道层为非有意掺杂氮化镓层。

在其中一些实施例中，所述基板的材质为蓝宝石、氮化镓或硅。

上述氮化镓半导体器件的制备方法，包括如下步骤：

提供基板；

在所述基板上形成缓冲层；

在所述缓冲层上形成高阻抗层，所述高阻抗层包括多层交替生长的非掺杂氮化镓层和碳掺杂氮化镓层；

在所述高阻抗层上形成非有意掺杂氮化镓层；

在所述非有意掺杂氮化镓层上形成通道层；

在所述通道层上形成氮化镓铝层；

在所述氮化镓铝层上形成电极层。

上述氮化镓半导体器件，为了改善击穿电压及漏电(leakage)的特性，将多层的非掺杂氮化镓层(Un-doped GaN)和碳掺杂氮化镓层(C-doped GaN)交叉生长，能改善高阻抗层的品质使其能生长的更厚，可以使底部上升的位错弯曲。

附图说明

图1为现有的氮化镓半导体器件的截面示意图；

图2为实施例氮化镓半导体器件的截面示意图。

附图标记说明：

101、基板；102、缓冲层；103、非有意掺杂氮化镓层；104、碳掺杂氮化镓层；105、GaN通道层；106、AlGaN；107、阴极；108、阳极；

201、基板；202、缓冲层；203、碳掺杂氮化镓层；204、非掺杂氮化镓层； 205、非有意掺杂氮化镓层；206、GaN通道层；207、AlGaN；208、阴极；209、阳极。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

参考图2，一种氮化镓半导体器件(图2)，包括依次层叠的基板201、缓冲层202、高阻抗层、非有意掺杂氮化镓层205、通道层206、氮化镓铝层207以及电极层；

所述基板为蓝宝石、氮化镓或硅基板；

所述缓冲层的材质为氮化镓、氮化铝或氮化镓铝；

所述高阻抗层包括多层交替生长的非掺杂氮化镓层204和碳掺杂氮化镓层203；所述非掺杂氮化镓层和所述碳掺杂氮化镓层的总层数≥10层，所述非掺杂氮化镓层的厚度为1nm-500nm，所述碳掺杂氮化镓层的厚度为1nm-500nm；所述碳掺杂氮化镓层中碳的掺杂量为1×10¹⁶/cm³-1×10²⁰/cm³；所述高阻抗层的厚度为100nm-500um；

可以理解的，为了改善非有意掺杂氮化镓层的厚度及结晶性，所述非有意掺杂氮化镓层还包含多层的应变控制层和多层的掩蔽层，所述应变控制层的层数≥0；所述掩蔽层的层数≥0；

所述通道层为非有意掺杂氮化镓层。

上述氮化镓半导体器件的制备方法，包括如下步骤：

提供基板；

在所述基板上形成缓冲层；

在所述缓冲层上形成高阻抗层，所述高阻抗层包括多层交替生长的非掺杂氮化镓层和碳掺杂氮化镓层；

在所述高阻抗层上形成非有意掺杂氮化镓层；

在所述非有意掺杂氮化镓层上形成通道层；

在所述通道层上形成氮化镓铝层；

在所述氮化镓铝层上形成电极层。

现有技术(图1)氮化镓半导体器件在非有意掺杂氮化镓层上层叠碳掺杂氮化镓层，其品质低，厚度难以制备较大。本实施例上述氮化镓半导体器件，为了改善击穿电压及漏电(leakage)的特性，将多层的非掺杂氮化镓层(Un-doped GaN)和碳掺杂氮化镓层(C-doped GaN)交叉生长，能改善高阻抗层的品质使其能生长的更厚，可以使底部上升的位错弯曲。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。