静电放电保护构造体以及其制造方法与流程

本发明涉及保护电子设备不受基于静电放电的破坏的静电放电保护构造体以及其制造方法。

背景技术：

为了防止静电放电(esd：electro－staticdischarge)对电子设备的破坏、发生故障等，而广泛使用静电放电保护器件(esd保护器件)。

例如，在专利文献1中记载了如下esd保护器件，其具有：陶瓷多层基板、形成于陶瓷多层基板的内部的空洞部、具有配置为前端彼此在空洞部内设置间隔而对置的对置部的至少一对放电电极、形成于陶瓷多层基板的表面并与放电电极连接的外部电极。在专利文献1中记载了通过丝网印刷在陶瓷生片上涂覆陶瓷/金属混合膏，并通过丝网印刷在其上涂覆电极膏，由此形成在对置部间具有放电间隙的放电电极。

在专利文献2中记载了如下静电对策部件，其具备：陶瓷基体，其在内部具有空洞部；第一放电用电极，其具有暴露于空洞部的部分，并埋设于陶瓷基体；以及第二放电用电极，其具有不仅暴露于空洞部而且与第一放电用电极的部分分离了规定的距离并对置的部分，并埋设于陶瓷基体，第一放电用电极和第二放电用电极由含有80重量％以上的钨的金属构成，与氧结合的钨的量相对于第一放电用电极和第二放电用电极中的钨的总量为2.0原子％以下。在专利文献2中记载了通过丝网印刷导电性膏而形成金属层，从而得到具备由金属层构成的放电用电极的静电对策部件。

专利文献1：国际公开第2008/146514号。

专利文献2：国际公开第2009/069270号。

近年来，伴随着电子设备的小型化以及高功能化，追求电子设备中使用的esd保护器件的小型化。为了将esd保护器件小型化，需要进一步减小配置于esd保护器件的内部的放电电极间的距离。在现有的esd保护器件中，如专利文献1、2所记载那样，通过丝网印刷电极膏而形成在对置部间具有放电间隙的放电电极，并通过控制印刷位置而控制放电电极间的距离。与此相对，通过采用由配置于陶瓷层叠体的内部的层间连接导体构成放电电极，并在层叠体的层叠方向上放电电极对置的构造，能够减小esd保护器件中的放电电极间距离。

另外，esd保护器件因用途不同而有时需要对大电流有高耐性。通过采用由层间连接导体构成的放电电极在层叠体的层叠方向上对置的构造，能够得到与现有的esd保护器件相比对大电流的耐性高的esd保护器件。

如上述那样，由层间连接导体构成的放电电极具有能够实现配置于esd保护器件内的放电电极间距离的窄小化以及esd保护器件的小型化的优点。另一方面，在esd保护器件中，除了追求上述的小型化以及对大电流的耐性以外，还追求反复静电放电时的耐性优异。

技术实现要素：

本发明的目的在于提供反复静电放电时的耐性优异的静电放电保护构造体以及其制造方法。

本发明人反复研究的结果，发现通过在esd保护构造体的内部、而且在由层间连接导体构成的放电电极的对置部的正下方配置大面积的散热/连接焊盘，能够得到反复静电放电时的耐性优异的esd保护构造体，最终得以完成了本发明。

根据本发明的第一主旨，提供一种静电放电保护构造体，其包括：

第一层叠体部，其包括一个以上的陶瓷层，上述陶瓷层包括一个以上的层间连接导体；

第二层叠体部，其配置于第一层叠体部上，包括一个以上的陶瓷层，上述陶瓷层包括一个以上的层间连接导体；

空洞部，其配置于第一层叠体部与第二层叠体部之间；

第一电极暴露区域和第二电极暴露区域，它们配置为在空洞部的内侧相互对置；

第一电极，其配置于第一层叠体部的外侧，经由第一层叠体部所包括的层间连接导体与第一电极暴露区域导通；

第二电极，其配置于第二层叠体部的外侧，经由第二层叠体部所包括的层间连接导体与第二电极暴露区域导通，

在该静电放电保护构造体中，

在第一层叠体部和第二层叠体部的至少一方，在配置有电极暴露区域的陶瓷层与邻接于该陶瓷层的陶瓷层之间配置有散热/连接焊盘，散热/连接焊盘在俯视下具有比电极暴露区域的面积大的面积，散热/连接焊盘将配置有电极暴露区域的陶瓷层所包括的层间连接导体、和与配置有电极暴露区域的陶瓷层邻接的陶瓷层所包括的层间连接导体连接。

也可以在上述第一层叠体部和第二层叠体部的至少一方，与空洞部接触的陶瓷层所包括的层间连接导体暴露于空洞部的内侧而形成电极暴露区域。

也可以在上述第一层叠体部和第二层叠体部的至少一方，在与空洞部接触的陶瓷层的表面配置有对置部焊盘电极以覆盖该陶瓷层所包括的层间连接导体，该对置部焊盘电极的表面暴露于空洞部的内侧而形成电极暴露区域。

也可以上述第一层叠体部和第二层叠体部的至少一方还包括配置于邻接的陶瓷层间的一个以上的追加的散热/连接焊盘，该追加的散热/连接焊盘将与追加的散热/连接焊盘接触的一个陶瓷层所包括的层间连接导体、和与追加的散热/连接焊盘接触的另一个陶瓷层所包括的层间连接导体连接。

也可以在上述第一层叠体部和第二层叠体部的至少一方，层间连接导体在与散热/连接焊盘同时存的情况下，由与对置部焊盘电极和追加的散热/连接焊盘相同的材料构成。

也可以在上述第一层叠体部和第二层叠体部的至少一方，层间连接导体具有接近第二电极一侧的直径小于接近第一电极一侧的直径的锥形形状。

也可以在上述第一层叠体部和第二层叠体部的至少一方，层间连接导体具有接近第一电极一侧的直径小于接近第二电极一侧的直径的锥形形状。

在上述静电放电保护构造体的一个例子中，也可以在第一层叠体部和第二层叠体部的双方，层间连接导体在与散热/连接焊盘同时存在的情况下，由与对置部焊盘电极和追加的散热/连接焊盘相同的材料构成，

第一层叠体部和第二层叠体部所包括的层间连接导体具有锥形形状，第一层叠体部所包括的层间连接导体的从大径侧向小径侧的方向、与第二层叠体部所包括的层间连接导体的从大径侧向小径侧的方向为不同的方向。

在上述静电放电保护构造体的另一个例子中，也可以在第一层叠体部和第二层叠体部的至少一方，与空洞部接触的陶瓷层所包括的层间连接导体暴露于空洞部的内侧而形成电极暴露区域，

在第一层叠体部和第二层叠体部的双方，层间连接导体在与散热/连接焊盘同时存在的情况下，由与对置部焊盘电极和追加的散热/连接焊盘相同的材料构成，

第一层叠体部和第二层叠体部所包括的层间连接导体具有锥形形状，第一层叠体部所包括的层间连接导体的从大径侧向小径侧的方向、与第二层叠体部所包括的层间连接导体的从大径侧向小径侧的方向为相同的方向。

在上述静电放电保护构造体的另外其他一个例子中，也可以在第一层叠体部和第二层叠体部的至少一方，与空洞部接触的陶瓷层所包括的层间连接导体暴露于空洞部的内侧而形成电极暴露区域，

在第一层叠体部和第二层叠体部的一方，层间连接导体在与散热/连接焊盘同时存在的情况下，由与对置部焊盘电极和追加的散热/连接焊盘相同的材料构成，

在第一层叠体部和第二层叠体部的另一方，层间连接导体在与散热/连接焊盘同时存在的情况下，由与对置部焊盘电极和追加的散热/连接焊盘不同的材料构成，

第一层叠体部和第二层叠体部所包括的层间连接导体具有锥形形状，第一层叠体部所包括的层间连接导体的从大径侧向小径侧的方向、与第二层叠体部所包括的层间连接导体的从大径侧向小径侧的方向为不同的方向。

根据本发明的第二主旨，提供一种静电放电保护构造体的制造方法，其包括：

形成第一未烧成的层叠体部的工序，其中，该第一未烧成的层叠体部包括一个以上的陶瓷生片，该陶瓷生片包括一个以上填充有导电性膏的通孔；

将第一未烧成的层叠体部上下反转的工序；

在被上下反转了的第一未烧成的层叠体部上层叠空洞部形成用膏和第二未烧成的层叠体部的工序，其中，该第二未烧成的层叠体部包括一个以上的陶瓷生片，该陶瓷生片包括一个以上填充有导电性膏的通孔，空洞部形成用膏配置为被上下反转了的第一未烧成的层叠体部的上表面中的通孔所暴露的区域整体被空洞部形成用膏覆盖、并且第二未烧成的层叠体部的下表面中的通孔所暴露的区域整体被空洞部形成用膏覆盖；

在第一未烧成的层叠体部的下表面和第二未烧成的层叠体部的上表面分别形成第一未烧成的电极和第二未烧成的电极，由此得到未烧成的静电放电保护构造体的工序；以及

将未烧成的静电放电保护构造体烧成，由此得到静电放电保护构造体的工序，

在该静电放电保护构造体的制造方法中，

在第一未烧成的层叠体部和第二未烧成的层叠体部的至少一方，在与空洞部形成用膏接触的陶瓷生片、和配置为与该陶瓷生片邻接的陶瓷生片之间配置有未烧成的散热/连接焊盘，未烧成的散热/连接焊盘在俯视下具有比在陶瓷生片的与空洞部形成用膏接触的面暴露的通孔的面积大的面积。

根据本发明的第三主旨，提供一种静电放电保护构造体的制造方法，其包括：

形成第一未烧成的层叠体部，并在第一未烧成的层叠体部的下表面配置第一未烧成的电极的工序，其中，该第一未烧成的层叠体部包括一个以上的陶瓷生片，该陶瓷生片包括一个以上填充有导电性膏的通孔；

在第一未烧成的层叠体部上层叠空洞部形成用膏和第二未烧成的层叠体部的工序，其中，该第二未烧成的层叠体部包括一个以上的陶瓷生片，该陶瓷生片包括一个以上填充有导电性膏的通孔，空洞部形成用膏配置为第一未烧成的层叠体部的上表面中的通孔所暴露的区域整体被空洞部形成用膏覆盖、并且第二未烧成的层叠体部的下表面中的通孔所暴露的区域整体被空洞部形成用膏覆盖；

在第二未烧成的层叠体部的上表面形成第二未烧成的电极，由此得到未烧成的静电放电保护构造体的工序；以及

将未烧成的静电放电保护构造体烧成，由此得到静电放电保护构造体的工序，

在该静电放电保护构造体的制造方法中，

在第一未烧成的层叠体部和第二未烧成的层叠体部的至少一方，在与空洞部形成用膏接触的陶瓷生片、和配置为与该陶瓷生片邻接的陶瓷生片之间配置有未烧成的散热/连接焊盘，未烧成的散热/连接焊盘在俯视下具有比在陶瓷生片的与空洞部形成用膏接触的面暴露的通孔的面积大的面积。

在上述方法中，也可以第一未烧成的层叠体部和第二未烧成的层叠体部的至少一方还包括配置于邻接的陶瓷生片间的一个以上的追加的未烧成的散热/连接焊盘，该追加的未烧成的散热/连接焊盘配置为覆盖在与追加的未烧成的散热/连接焊盘邻接的陶瓷生片的与追加的未烧成的散热/连接焊盘接触的面暴露的通孔。

在上述方法中，优选在第一未烧成的层叠体部和第二层叠体部的至少一方与未烧成的散热/连接焊盘同时存在的情况下，追加的未烧成的散热/连接焊盘和第一未烧成的电极是如下地提供的，即：

通过从载体薄膜侧或者陶瓷生片侧朝向形成于载体薄膜上的陶瓷生片照射激光，形成至少贯通陶瓷生片的一个以上的通孔；并且

通过在陶瓷生片的表面涂覆导电性膏以覆盖一个以上的通孔，而在朝向一个以上的通孔填充导电性膏的同时形成未烧成的散热/连接焊盘、追加的未烧成的散热/连接焊盘或者第一未烧成的电极。

此时，通过从陶瓷生片侧朝向形成于载体薄膜上的陶瓷生片照射激光，而形成仅贯通陶瓷生片的一个以上的通孔。

本发明的静电放电保护构造体如上述那样在由层间连接导体构成的放电电极的对置部的正下方配置有大面积的散热/连接焊盘，由此在反复发生静电放电时在放电电极对置部产生的热量的散热变得容易，散热特性大幅度提高。其结果是，本发明的静电放电保护构造体在反复静电放电时显示优异的耐性。本发明的方法能够制造由于具有上述结构而在放电电极的对置部的正下方配置有大面积的散热/连接焊盘的静电放电保护构造体，因此，能够制造在反复静电放电时显示优异的耐性的静电放电保护构造体。

附图说明

图1是本发明的第一实施方式的esd保护构造体的示意剖视图。

图2是本发明的第一实施方式的esd保护构造体的第一变形例的示意剖视图。

图3是本发明的第一实施方式的esd保护构造体的第二变形例的示意剖视图。

图4是本发明的第一实施方式的esd保护构造体的第三变形例的示意剖视图。

图5是本发明的第一实施方式的esd保护构造体的第四变形例的示意剖视图。

图6是本发明的第二实施方式的esd保护构造体的示意剖视图。

图7是本发明的第二实施方式的esd保护构造体的第一变形例的示意剖视图。

图8是本发明的第二实施方式的esd保护构造体的第二变形例的示意剖视图。

图9是本发明的第二实施方式的esd保护构造体的第三变形例的示意剖视图。

图10是本发明的第二实施方式的esd保护构造体的第四变形例的示意剖视图。

图11是本发明的第二实施方式的esd保护构造体的第五变形例的示意剖视图。

图12是本发明的第二实施方式的esd保护构造体的第六变形例的示意剖视图。

图13是本发明的第二实施方式的esd保护构造体的第七变形例的示意剖视图。

图14是对本发明的一个实施方式的esd保护构造体的制造方法的第一实施方式进行说明的示意图。

图15是对本发明的一个实施方式的esd保护构造体的制造方法的第二实施方式进行说明的示意图。

图16是对用于形成未烧成的散热/连接焊盘的方法1的步骤进行说明的示意图。

图17是对用于形成未烧成的散热/连接焊盘的方法2的步骤进行说明的示意图。

图18是对用于形成未烧成的散热/连接焊盘的方法3的步骤进行说明的示意图。

图19是对用于形成未烧成的散热/连接焊盘的方法4的步骤进行说明的示意图。

图20是表示安装于层叠基板的本发明的一个实施方式的esd保护构造体的一个例子的示意剖视图。

图21是比较例1的esd保护构造体的示意剖视图。

具体实施方式

以下，参照附图对本发明的实施方式的esd保护构造体进行说明。其中，虽以下所示的实施方式以例示为目的，但本发明并不限定于以下的实施方式。另外，当然也可以进行不同实施方式所示的结构的局部置换或者组合。对于以下说明构成要素的尺寸、材质、形状、相对配置等而言，在无特定记载的情况下不应理解为将本发明的范围仅限定于此的主旨，其只不过是单纯的说明例。另外，有时为了明确说明而夸张地表示各附图所示的结构要素的大小、形状、位置关系等。

[esd保护构造体]

(第一实施方式)

以下对本发明的第一实施方式的esd保护构造体进行说明。在图1中示出了本发明的第一实施方式的esd保护构造体的示意剖视图。应予说明，在本说明书中，如图1所示，有时将esd保护构造体1的长边方向称为长度方向(l方向)，将水平面内的相对于长度方向垂直的方向称为宽度方向(w方向)，将陶瓷层(在图1中用21～25表示)的层叠方向称为厚度方向(t方向)。本实施方式的esd保护构造体1包括：第一层叠体部11，其包括一个以上的陶瓷层(在图1用21、22、25表示)，该陶瓷层包括一个以上的层间连接导体3；第二层叠体部12，其配置于第一层叠体部11上，包括一个以上的陶瓷层(在图1中用23、24、25表示)，该陶瓷层包括一个以上的层间连接导体3；空洞部6，其配置于第一层叠体部11与第二层叠体部12之间；第一电极暴露区域和第二电极暴露区域，它们配置为在空洞部6的内侧相互对置；第一电极71，其配置于第一层叠体部11的外侧，并经由第一层叠体部11所包括的层间连接导体3与第一电极暴露区域导通；以及第二电极72，其配置于第二层叠体部12的外侧，并经由第二层叠体部12所包括的层间连接导体3与第二电极暴露区域导通。应予说明，如后述那样，在图1所示的实施方式中，第一电极暴露区域是指配置于与空洞部6接触的陶瓷层22的表面的对置部焊盘电极52的表面暴露于空洞部6的内侧的区域，第二电极暴露区域是指配置于与空洞部6接触的陶瓷层23的表面的对置部焊盘电极52的表面暴露于空洞部6的内侧的区域。另外，将第一电极暴露区域和第二电极暴露区域也通称为“电极暴露区域”。

在本实施方式中，陶瓷层21～25也可以包括常规的陶瓷材料。例如，陶瓷层也可以包括包含ba、al、si作为主要成分的陶瓷材料、玻璃陶瓷等低温共烧陶瓷(ltcc：lowtemperaturecofirableceramics)、以及磁性体陶瓷等。

第一层叠体部11和第二层叠体部12所包括的陶瓷层包括一个以上的层间连接导体3。在图1所示的实施方式中，陶瓷层21～25各自包括一个层间连接导体3。第一层叠体部11和第二层叠体部12中的各陶瓷层所包括的层间连接导体3直接或者经由散热/连接焊盘或追加的散热/连接焊盘与邻接的陶瓷层所包括的层间连接导体3电连接。在esd保护构造体1中，第一层叠体部11所包括的层间连接导体3、散热/连接焊盘51以及对置部焊盘电极52、和第二层叠体部12所包括的层间连接导体3、散热/连接焊盘51以及对置部焊盘电极52能够视为构成一对放电电极。第一层叠体部11所包括的层间连接导体3、散热/连接焊盘51以及对置部焊盘电极52与第一电极暴露区域导通，第二层叠体部12所包括的层间连接导体3、散热/连接焊盘51以及对置部焊盘电极52与第二电极暴露区域导通。第一电极暴露区域和第二电极暴露区域配置为在空洞部6的内侧相互对置。因此，在本实施方式的esd保护构造体中，一个放电电极(层间连接导体3、散热/连接焊盘51以及对置部焊盘电极52)的电极暴露区域(第一电极暴露区域)、和另一个放电电极(层间连接导体3、散热/连接焊盘51以及对置部焊盘电极52)的电极暴露区域(第二电极暴露区域)能够视为配置为在空洞部6中相互对置。如上述那样，从外部电极(图1所示的实施方式中的第一电极71以及第二电极72)至发生静电放电的空洞部6为止由层间连接导体3形成的放电电极与现有技术的通过印刷形成的放电电极(例如专利文献1中记载的放电电极)相比具有对大电流的耐性较高的优点。因此，本实施方式的esd保护构造体能够适合使用于需要应对大电流的用途中。此外，从外部电极至空洞部6为止由层间连接导体3形成的放电电极与现有技术的通过印刷形成的放电电极相比还具有反复静电放电时的耐性提高的优点。当在放电电极的对置部发生静电放电时产生热量。若是现有的印刷出的放电电极，则有可能因发热而发生电极剥离、劣化，存在放电电极的耐性变差的担忧。与此相对，由层间连接导体构成的放电电极在构造上不易发生电极剥离，另外，与现有的放电电极相比，因金属成分的体积较大而不易因发热而发生温度上升，不易发生电极剥离。由层间连接导体3构成的放电电极与现有的通过印刷形成的放电电极相比对热有高耐性，因此，在反复静电放电时显示优异的耐性。作为结果，本实施方式的esd保护构造体能够适合使用于需要应对大电流的用途中。

空洞部6配置于第一层叠体部11与第二层叠体部12之间。空洞部6的尺寸以及形状并不特别限定，除了例如图1所示那样的矩形之外，可适当地选择圆柱形等形状。在本实施方式的esd保护构造体1中，第一电极暴露区域与第二电极暴露区域之间的距离(换言之，放电电极间距离)由空洞部6的厚度(t方向上的尺寸)规定。如后述那样，空洞部6的厚度由空洞部形成用膏的涂覆厚度控制。通常，在通过丝网印刷等方法来涂覆空洞部形成用膏的情况下，与现有的通过控制印刷位置而实现的放电电极间距离的设定方法(例如专利文献1中记载的方法)相比，能够更精确地控制空洞部形成用膏的涂覆厚度。因此，在本实施方式的esd保护构造体1中，即便在空洞部6的设计厚度较小的情况下也能够高精度地控制空洞部6的厚度，其结果是，能够实现esd保护构造体1的小型化。空洞部6配置为在俯视下电极暴露区域(第一电极暴露区域和第二电极暴露区域)的整体存在于空洞部6的内侧。通过这样配置空洞部6，能够将第一电极暴露区域和第二电极暴露区域配置为在空洞部6中对置。

在esd保护构造体1的第一层叠体部11和第二层叠体部12的至少一方，在配置有电极暴露区域的陶瓷层与邻接于该陶瓷层的陶瓷层之间配置有散热/连接焊盘，该散热/连接焊盘在俯视下具有比上述电极暴露区域的面积大的面积。在图1所示的实施方式中，在第一层叠体部11和第二层叠体部12的双方配置有散热/连接焊盘51。在第一层叠体部11中，散热/连接焊盘51配置于配置有电极暴露区域的陶瓷层22与邻接于该陶瓷层的陶瓷层21之间，在第二层叠体部12中，散热/连接焊盘51配置于配置有电极暴露区域的陶瓷层23与邻接于该陶瓷层的陶瓷层24之间。在第一层叠体部11中，散热/连接焊盘51配置为将配置有第一电极暴露区域的陶瓷层(在图1中用22表示)所包括的层间连接导体3、和与配置有电极暴露区域的陶瓷层22邻接的陶瓷层21所包括的层间连接导体3连接。通过这样配置散热/连接焊盘51，能够确保陶瓷层22所包括的层间连接导体3与陶瓷层21所包括的层间连接导体3之间的导通。同样，在第二层叠体部12中，散热/连接焊盘51配置为将配置有第一电极暴露区域的陶瓷层(在图1中用23表示)所包括的层间连接导体3、和与配置有电极暴露区域的陶瓷层23邻接的陶瓷层24所包括的层间连接导体3连接。通过这样配置散热/连接焊盘51，能够确保陶瓷层23所包括的层间连接导体3与陶瓷层24所包括的层间连接导体3之间的导通。

散热/连接焊盘51在俯视下具有比电极暴露区域的面积大的面积。在图1所示的实施方式中，电极暴露区域是对置部焊盘电极52的表面暴露于空洞部6的内侧的区域，电极暴露区域的面积由俯视下的对置部焊盘电极52的面积所表示。因此，在本实施方式中，散热/连接焊盘51在俯视下具有比对置部焊盘电极52的面积大的面积。通过这样在放电电极的对置部(空洞部6中的第一电极暴露区域与第二电极暴露区域的对置部)的正下方以及/或者正上方配置大面积的散热/连接焊盘51，能够提高esd保护构造体1反复静电放电时的耐性。

反复静电放电时的耐性依靠散热/连接焊盘51的配置而提高的机理并不局限于任何理论，但大体上可以如下考虑。若在esd保护构造体1中发生静电放电，则在放电电极的对置部产生热量。因所产生的热量而产生放电电极的劣化，从而对置的放电电极间的距离会变化。由此，有时放电特性变差。另外，若因发热而发生温度变化，则因热膨胀系数的差异，而会向esd保护构造体1的各部件间的卡合部施加负荷。另外，若反复发生静电放电，则最坏的情况下，存在esd保护构造体1的各部件间的接合被破坏的担忧。与此相对，若在放电电极的对置部的正下方以及/正上方配置大面积的散热/连接焊盘51，则在对置部产生的热量的散热变得容易，从而散热特性大幅度提高。其结果是，能够降低因所产生的热量而会施加于各部件间的卡合部的负荷，从而反复发生静电放电时的耐性提高。散热/连接焊盘51的形状并不被特别限定，能够适当地选择圆形、矩形等形状。散热/连接焊盘51优选配置为在俯视下空洞部6的至少一部分与散热/连接焊盘51重叠，更优选配置为在俯视下空洞部6的整体存在于散热/连接焊盘51的内侧。通过这样配置散热/连接焊盘51，发生静电放电时产生的热量散热变得更容易，其结果能够进一步提高反复发生静电放电时的耐性。另外，散热/连接焊盘51优选配置为在俯视下电极暴露区域(第一电极暴露区域或者第二电极暴露区域)的至少一部分与散热/连接焊盘51重叠，更优选配置为在俯视下电极暴露区域的整体存在于散热/连接焊盘51的内侧。通过这样配置散热/连接焊盘51，从而在发生静电放电时产生的热量的散热变得更容易，其结果是，能够进一步提高反复发生静电放电时的耐性。在本实施方式中，散热/连接焊盘51优选配置为在俯视下对置部焊盘电极52的至少一部分与散热/连接焊盘51重叠，更优选配置为在俯视下对置部焊盘电极52的整体存在于散热/连接焊盘51的内侧。在俯视下，希望散热/连接焊盘51的面积大于电极暴露区域的面积(暴露于空洞部6的层间连接导体表面的面积或者对置部焊盘电极52的面积)。其中，若散热/连接焊盘51的端部接近层叠体部(第一层叠体部11和第二层叠体部12)的端部，则有因散热/连接焊盘51的存在而产生剥离的担忧。因此，希望散热/连接焊盘的端部与层叠体部的端部分离100μm以上。

也可以在第一层叠体部11和第二层叠体部12的至少一方的与空洞部6接触的陶瓷层的表面配置有对置部焊盘电极，以覆盖该陶瓷层所包括的层间连接导体。在本实施方式的esd保护构造体1中，在第一层叠体部11和第二层叠体部12的双方配置有对置部焊盘电极52。在第一层叠体部11中的与空洞部6接触的陶瓷层22的表面配置有对置部焊盘电极52，以覆盖该陶瓷层22所包括的层间连接导体3。在第二层叠体部12中的与空洞部6接触的陶瓷层23的表面配置有对置部焊盘电极52，以覆盖该陶瓷层23所包括的层间连接导体3。对置部焊盘电极52的表面暴露于空洞部6的内侧而形成电极暴露区域(第一电极暴露区域和第二电极暴露区域)。通过这样配置对置部焊盘电极52，从而在发生静电放电时产生的热量的散热变得更容易，其结果是，能够进一步提高反复发生静电放电时的耐性。为了提高esd保护构造体1的散热特性，优选对置部焊盘电极52的面积较大。但是，若增大构成空洞部6的内壁的一部分的对置部焊盘电极52的面积，则有在陶瓷层产生裂缝、破裂的担忧。与此相对，若使对置部焊盘电极52的面积小于配置于放电电极对置部的正下方以及/或者正上方的散热/连接焊盘51的面积，则能够抑制上述裂缝、破裂的产生。对置部焊盘电极52的形状并不特别限定，可适当地选择圆形、矩形等形状。优选在俯视下对置部焊盘电极52的面积小于空洞部6的面积，而且优选配置为在俯视下对置部焊盘电极52的整体存在于空洞部6的内侧。对置部焊盘电极52的尺寸能够根据配置有对置部焊盘电极52的陶瓷层所包括的层间连接导体3的直径以及数量而适当地设定。例如，在配置有对置部焊盘电极52的陶瓷层包括一个层间连接导体3的情况下，虽也取决于层间连接导体3的直径，但对置部焊盘电极52的直径可以为约50μm以上且约200μm以下程度。另外，在如后述的图2所示那样配置有对置部焊盘电极52的陶瓷层包括9个(l方向上3个×w方向上3个)层间连接导体3的情况下，虽也取决于层间连接导体3的直径，但对置部焊盘电极52的直径可以为约150μm以上且约600μm以下程度。

在第一层叠体部和第二层叠体部的至少一方，层间连接导体在与散热/连接焊盘同时存在的情况下，也可以由与对置部焊盘电极和追加的散热/连接焊盘不同的材料构成。另外，第一电极以及/或者第二电极也可以由与层间连接导体不同的材料构成。在图1所示的实施方式中，在第一层叠体部11和第二层叠体部12的双方，层间连接导体3由与散热/连接焊盘51、对置部焊盘电极52、第一电极71以及第二电极72不同的材料构成。如后述那样，层间连接导体3是通过向形成于陶瓷层的通孔填充导电性材料而形成的。层间连接导体3包含cu、ag、pd、au等导电性成分。层间连接导体3除了包含上述导电性成分之外，也可以包含陶瓷粉末、金属氧化物等添加物。散热/连接焊盘51、对置部焊盘电极52、第一电极71以及第二电极72可以全部由相同的材料构成，也可以分别由不同的材料构成。希望散热/连接焊盘51、对置部焊盘电极52、第一电极71以及第二电极72包含与层间连接导体种类相同的导电性成分，优选包含例如cu、ag、pd、au等。

层间连接导体3的形状并不特别限定，可以为例如大致圆柱形、大致截头圆锥形等。在本实施方式中，层间连接导体3为一个端部以锥形变细的大致截头圆锥形。在本实施方式的esd保护构造体的第一层叠体部和第二层叠体部的至少一方，层间连接导体也可以具有接近第二电极一侧的直径小于接近第一电极一侧的直径的锥形形状。另外，在本实施方式的esd保护构造体的第一层叠体部和第二层叠体部的至少一方，层间连接导体也可以具有接近第一电极一侧的直径小于接近第二电极一侧的直径的锥形形状。在图1所示的实施方式中，第一层叠体部11所包括的层间连接导体3具有接近第二电极72一侧的直径小于接近第一电极71一侧的直径的锥形形状，第二层叠体部12所包括的层间连接导体3具有接近第一电极71一侧的直径小于接近第二电极72一侧的直径的锥形形状。层间连接导体3的直径可以在大径侧为40μm以上且200μm以下，在小径侧为20μm以上且150μm以下。层间连接导体3的直径越小，越能够减小空洞部6的l方向以及w方向上的尺寸，其结果是，能够使esd保护构造体1小型化。层间连接导体3的高度(t方向上的尺寸)能够通过调节陶瓷层的厚度而适当地设定。层间连接导体3的高度可以为例如5μm以上且200μm以下。

第一电极71配置于第一层叠体部11的外侧，并经由第一层叠体部11所包括的层间连接导体3与第一电极暴露区域导通。第二电极72配置于第二层叠体部12的外侧，并经由第二层叠体部12所包括的层间连接导体3与第二电极暴露区域导通。应予说明，在本说明书中，有时将第一电极71以及第二电极72通称为“电极”。在esd保护构造体1为esd保护元件的情况下，第一电极71以及第二电极72作为外部电极发挥功能。

接下来，参照附图对本发明的第一实施方式的esd保护构造体的第一变形例进行说明。对于以下的变形例，以与图1所示的结构不同点为中心进行说明，对于与图1所示的结构通用的事项省略记述。在图2示出了本发明的第一实施方式的esd保护构造体的第一变形例的示意剖视图。第一变形例具有在第一层叠体部11和第二层叠体部12的双方不具有对置部焊盘电极的结构。在该情况下，在第一层叠体部11和第二层叠体部12的双方，与空洞部6接触的陶瓷层(22、23)所包括的层间连接导体3暴露于空洞部6的内侧而形成电极暴露区域(第一电极暴露区域和第二电极暴露区域)。应予说明，图2所示的变形例虽在第一层叠体部11和第二层叠体部12的双方不具有对置部焊盘电极，但也可以构成为在第一层叠体部11和第二层叠体部12的任一方不具有对置部焊盘电极。应予说明，如图2所示，在第一层叠体部11中的与空洞部6接触的陶瓷层22所包括的多个层间连接导体3的表面暴露于空洞部6的内侧的情况下，第一电极暴露区域的面积由该多个层间连接导体3的暴露面的总和所表示。同样，在第二层叠体部12中的与空洞部6接触的陶瓷层23所包括的多个层间连接导体3的表面暴露于空洞部6的内侧的情况下，第二电极暴露区域的面积由该多个层间连接导体3的暴露面的总和所表示。

在图2所示的变形例中，与空洞部6接触的陶瓷层22、23包括多个层间连接导体3。应予说明，在图2所示的变形例中，陶瓷层22、23分别包括9个层间连接导体3(l方向上3个×w方向上3个)。通过这样配置多个层间连接导体，能够增大第一电极暴露区域和第二电极暴露区域的面积。将第一电极暴露区域和第二电极暴露区域配置为在空洞部6中对置的情况下，需要在俯视下将第一电极暴露区域与第二电极暴露区域配置为至少一部分重叠重。通过如上述那样增大电极暴露区域的面积，能够进一步可靠地确保第一电极暴露区域与第二电极暴露区域的对置。

在图3中示出了本发明的第一实施方式的esd保护构造体的第二变形例的示意剖视图。在图3所示的变形例的esd保护构造体1中，第一层叠体部11所包括的层间连接导体3以及第二层叠体部12所包括的层间连接导体3均具有接近第二电极72一侧的直径小于接近第一电极71一侧的直径的锥形形状。在esd保护构造体1具有这种构造的情况下，在后述的制造工序中，不需要使第一未烧成的层叠体部反转的工序，因此能够防止会在层叠陶瓷生片时产生的错位，其结果是，能够进一步可靠地确保第一电极暴露区域与第二电极暴露区域的对置。

在图4中示出了本发明的第一实施方式的esd保护构造体的第三变形例的示意剖视图。如图4所示，第一层叠体部11和第二层叠体部12的双方也可以进一步包括配置于邻接的陶瓷层间的一个以上的追加的散热/连接焊盘53。在第三变形例中，在相互邻接的陶瓷层21与陶瓷层25之间、以及陶瓷层24与陶瓷层25之间分别配置有追加的散热/连接焊盘53。应予说明，在本变形例中，虽第一层叠体部11和第二层叠体部12的双方包括追加的散热/连接焊盘53，但本发明并不限定于该结构，也可以第一层叠体部11和第二层叠体部12的仅任一方包括追加的散热/连接焊盘53。追加的散热/连接焊盘53配置为将与追加的散热/连接焊盘53接触的一个陶瓷层(21、24)所包括的层间连接导体3、和与追加的散热/连接焊盘53接触的另一个陶瓷层(25)所包括的层间连接导体3连接。追加的散热/连接焊盘53的尺寸并不被特别限定，可以在俯视下与散热/连接焊盘51同时存在的情况下具有大于对置部焊盘电极52的面积、或者也可以在俯视下与散热/连接焊盘51同时存在的情况下具有小于对置部焊盘电极52的面积。通过设置追加的散热/连接焊盘53，能够进一步提高esd保护构造体1的散热特性。此外，通过设置追加的散热/连接焊盘53，从而即便是在后述的制造工序中层叠陶瓷生片时产生了错位的情况下，也能够确保邻接的陶瓷层所包括的层间连接导体3彼此的导通。应予说明，在本说明书中，有时将对置部焊盘电极、散热/连接焊盘以及追加的散热/连接焊盘通称为“焊盘”。在图4所示的变形例中，陶瓷层21～25分别包括9个层间连接导体3(l方向上3个×w方向上3个)。

在图5中示出了本发明的第一实施方式的esd保护构造体的第四变形例的示意剖视图。图5所示的变形例的esd保护构造体1仅在第二层叠体部12所包括的陶瓷层23的表面配置有对置部焊盘电极52，对置部焊盘电极52的表面在空洞部6中暴露而形成第二电极暴露区域。另一方面，在第一层叠体部11所包括的陶瓷层22的表面未配置有对置部焊盘电极52，陶瓷层22所包括的层间连接导体3的小径侧的表面在空洞部中暴露而形成第一电极暴露区域。

(第二实施方式)

接下来，以下对本发明的第二实施方式的esd保护构造体进行说明。应予说明，在第二实施方式中省略与第一实施方式通用的事项的记述，仅对不同点进行说明。特别是，在本实施方式中并不对相同的结构所带来的相同的作用效果依次进行说明。在图6中示出了本发明的第二实施方式的esd保护构造体的示意剖视图。在图6所示的实施方式中，在第一层叠体部11所包括的陶瓷层22的表面配置有对置部焊盘电极52，对置部焊盘电极52的表面暴露于空洞部6的内侧而形成第一电极暴露区域。同样，在第二层叠体部12所包括的陶瓷层23的表面配置有对置部焊盘电极52，对置部焊盘电极52的表面暴露于空洞部6的内侧而形成第二电极暴露区域。如图6所示，在第一层叠体部11和第二层叠体部12的至少一方，层间连接导体3在与散热/连接焊盘51同时存在的情况下，也可以由对置部焊盘电极52以及追加的散热/连接焊盘53相同的材料构成。另外，第一电极71以及/或者第二电极72也可以由与层间连接导体3相同的材料构成。在图6所示的第一层叠体部11和第二层叠体部12的双方，层间连接导体3由与散热/连接焊盘51、对置部焊盘电极52以及追加的散热/连接焊盘53相同的材料构成。在该情况下，能够一体成型层间连接导体3、散热/连接焊盘51、对置部焊盘电极52以及追加的散热/连接焊盘53，因此能够防止会产生于层间连接导体3、散热/连接焊盘51、对置部焊盘电极52以及追加的散热/连接焊盘53之间的错位。在将一个陶瓷层所包括的层间连接导体与邻接于该一个陶瓷层的陶瓷层所包括的层间连接导体电连接的散热/连接焊盘设置于陶瓷层间的情况下，会产生层间连接导体与散热/连接焊盘的错位。若将层间连接导体小径化，则容易发生该错位的问题。通过在同一工序中使用相同的材料一体成型层间连接导体与散热/连接焊盘，能够防止层间连接导体与散热/连接焊盘的错位。同样，将对置部焊盘电极、追加的散热/连接焊盘、第一电极以及第二电极也与层间连接导体一体成型，从而能够防止错位。这点也有利于将esd保护构造体小型化的情况。此外，通过一体成型层间连接导体与散热/连接焊盘等，能够防止散热/连接焊盘等剥离。另外，通过一体成型层间连接导体与散热/连接焊盘等，不仅能够减少制造工序中的工时、而且还能够降低材料成本。如图6所示，第一层叠体部11和第二层叠体部12所包括的层间连接导体3可以具有锥形形状，第一层叠体部11所包括的层间连接导体3的从大径侧向小径侧的方向、和第二层叠体部12所包括的层间连接导体3的从大径侧向小径侧的方向可以为不同的方向。在图6所示的变形例中，第一层叠体部11所包括的层间连接导体3的大径侧向小径侧的方向与从第二电极72朝向第一电极71的方向相同，第二层叠体部12所包括的层间连接导体3的从大径侧向小径侧的方向与从第一电极71朝向第二电极72的方向相同。

在图7示出了本发明的第二实施方式的esd保护构造体的第一变形例的示意剖视图。如图7所示，各陶瓷层可以包括多个层间连接导体。在图7所示的第一变形例中，陶瓷层21～25分别包括9个层间连接导体3(l方向上3个×w方向上3个)。

在图8示出了本发明的第二实施方式的esd保护构造体的第二变形例的示意剖视图。在图8所示的变形例中，第二层叠体部12的陶瓷层23所包括的层间连接导体3暴露于空洞部6的内侧而形成第二电极暴露区域。另一方面，在第一层叠体部11所包括的陶瓷层22的表面配置有对置部焊盘电极52，对置部焊盘电极52的表面暴露于空洞部6的内侧而形成第一电极暴露区域。在图8所示的变形例中，在第一层叠体部11和第二层叠体部12的双方，层间连接导体3由与散热/连接焊盘51、对置部焊盘电极52以及追加的散热/连接焊盘53相同的材料构成。另外，在图8所示的变形例中，第一层叠体部11所包括的层间连接导体3以及第二层叠体部12所包括的层间连接导体3的双方具有接近第一电极71一侧的直径小于接近第二电极72一侧的直径的锥形形状。换言之，第一层叠体部11所包括的层间连接导体3的从大径侧向小径侧的方向、与第二层叠体部12所包括的层间连接导体3的从大径侧向小径侧的方向为相同的方向。在esd保护构造体1具有这种结构的情况下，在后述的制造工序中不需要使第一未烧成的层叠体部反转的工序，因此能够防止会因反转工序而产生的错位。

在图9中示出了本发明的第二实施方式的esd保护构造体的第三变形例的示意剖视图。在图9所示的变形例中，仅在第一层叠体部11所包括的陶瓷层22的表面配置有对置部焊盘电极52，对置部焊盘电极52的表面暴露于空洞部6的内侧而形成第一电极暴露区域。另外，在图8所示的变形例中，第一层叠体部11所包括的层间连接导体3以及第二层叠体部12的双方所包括的层间连接导体3的双方具有接近第二电极72一侧的直径小于接近第一电极71一侧的直径的锥形形状。在esd保护构造体1具有这种结构的情况下，在后述的制造工序中不需要使第一未烧成的层叠体部反转的工序，因此能够防止会因反转工序而产生的错位。在图9所示的第三变形例中，陶瓷层21～25分别包括9个层间连接导体3(l方向上3个×w方向上3个)。

在图10示出了本发明的第二实施方式的esd保护构造体的第四变形例的示意剖视图。在图10所示的变形例中，第一层叠体部11所包括的陶瓷层22所包括的层间连接导体3的小径侧的表面暴露于空洞部6的内部而形成第一电极暴露区域，第二层叠体部12所包括的陶瓷层23所包括的层间连接导体3的小径侧的表面暴露于空洞部6的内部而形成第二电极暴露区域。这样具有层间连接导体3的小径侧彼此在空洞部6中对置的构造，从而能够减小空洞部6的尺寸，进而能够将esd保护构造体1小型化。

在图11中示出了本发明的第二实施方式的esd保护构造体的第五变形例的示意剖视图。在图11所示的变形例中，第一层叠体部11的陶瓷层22所包括的层间连接导体3暴露于空洞部6的内侧而形成第一电极暴露区域，第二层叠体部12的陶瓷层23所包括的层间连接导体3暴露于空洞部6的内侧而形成第二电极暴露区域。如图11所示，在第一层叠体部11和上述第二层叠体部12的一方，层间连接导体3在与散热/连接焊盘51同时存在的情况下，可以由与对置部焊盘电极52以及追加的散热/连接焊盘53相同的材料构成，在第一层叠体部11和第二层叠体部12的另一方，层间连接导体3在与散热/连接焊盘51同时存在的情况下，可以由与对置部焊盘电极52以及追加的散热/连接焊盘53不同的材料构成。另外，第一电极71以及/或者第二电极72也可以由与层间连接导体3相同的材料构成、或者由与层间连接导体3不同的材料构成。在图11所示的变形例中，第一层叠体部11所包括的层间连接导体3由与散热/连接焊盘51以及追加的散热/连接焊盘53不同的材料构成，第二层叠体部12所包括的层间连接导体3由与散热/连接焊盘51以及追加的散热/连接焊盘53相同的材料构成。如图11所示，第一层叠体部11和第二层叠体部12所包括的层间连接导体3可以具有锥形形状，第一层叠体部11所包括的层间连接导体3的从大径侧向小径侧的方向、与第二层叠体部12所包括的层间连接导体3的从大径侧向小径侧的方向可以为不同的方向。在图11所示的变形例中，第一层叠体部11所包括的层间连接导体3的从大径侧向小径侧的方向与从第一电极71朝向第二电极72的方向相同，第二层叠体部12所包括的层间连接导体3的从大径侧向小径侧的方向与从第二电极72朝向第一电极71的方向相同。在esd保护构造体1具有这种结构的情况下，在后述的制造工序中不需要使第一未烧成的层叠体部反转的工序，因此能够防止会因反转工序而产生的错位。

在图12中示出了本发明的第二实施方式的esd保护构造体的第六变形例的示意剖视图。如图12所示，各陶瓷层也可以包括多个层间连接导体。在图12所示的第六变形例中，陶瓷层21～25分别包括9个层间连接导体3(l方向上3个×w方向上3个)。如图12所示，可以在第一层叠体部11和第二层叠体部12的至少一方配置有对置部焊盘电极52。在图12所示的变形例中，仅在第一层叠体部11所包括的陶瓷层22的表面配置有对置部焊盘电极52。

在图13中示出了本发明的第二实施方式的esd保护构造体的第七变形例的示意剖视图。如图13所示，在第一层叠体部11所包括的陶瓷层22以及第二层叠体部12所包括的陶瓷层23的双方的表面，也可以不配置对置部焊盘电极52。在图13所示的第七变形例中，陶瓷层21～25分别包括9个层间连接导体3(l方向上3个×w方向上3个)。

[esd保护构造体的制造方法]

(第一实施方式)

接下来，以下参照附图对本发明的esd保护构造体的制造方法的第一实施方式进行说明。第一实施方式的esd保护构造体的制造方法包括：形成第一未烧成的层叠体部101的工序、将第一未烧成的层叠体部101上下反转的工序、在被上下反转了的第一未烧成的层叠体部101之上层叠空洞部形成用膏600和第二未烧成的层叠体部102的工序、形成第一未烧成的电极701以及第二未烧成的电极702而得到未烧成的静电放电保护构造体的工序、以及将未烧成的静电放电保护构造体烧成而得到静电放电保护构造体的工序。

以下参照图14对第一实施方式的esd保护构造体的制造方法的各工序进行说明。图14示意地表示图1所示的esd保护构造体1的制造方法的一个例子。本发明的esd保护构造体的制造方法并不限定于图14以及后述的图15所示的实施方式，可以根据作为目的esd保护构造体的构造而适当地施加改变。

首先，形成第一未烧成的层叠体部，该第一未烧成的层叠体部包括一个以上陶瓷生片，该陶瓷生片包括一个以上填充有导电性膏的通孔。在第一未烧成的层叠体部101和第二未烧成的层叠体部102的至少一方，在与空洞部形成用膏600接触的陶瓷生片(在图14中用201、204表示)、和配置为与陶瓷生片邻接的陶瓷生片(在图14中用202、205表示)之间配置有未烧成的散热/连接焊盘501，未烧成的散热/连接焊盘501在俯视下具有比在陶瓷生片的与空洞部形成用膏接触的面暴露的通孔的面积大的面积。

第一未烧成的层叠体部101和第二未烧成的层叠体部102的至少一方也可以进一步包括未烧成的对置部焊盘电极502，该未烧成的对置部焊盘电极502配置于空洞部形成用膏600和配置为与空洞部形成用膏600接触的陶瓷生片(在图14中用201、204表示)之间。此时，未烧成的对置部焊盘电极502也可以配置为覆盖与空洞部形成用膏600接触配置的陶瓷生片的表面中的通孔所暴露的区域整体。另外，未烧成的散热/连接焊盘501在俯视下具有比对置部焊盘电极502的面积大的面积。在图14所示的实施方式中，在第一未烧成的层叠体部101所包括的陶瓷生片201和第二未烧成的层叠体部102所包括的陶瓷生片204的双方形成有未烧成的对置部焊盘电极502。

能够通过以下说明的方法1～方法4的任一种方法来制成包括填充有导电性膏的一个以上的通孔的陶瓷生片；和配置于该陶瓷生片的表面的未烧成的散热/连接焊盘501、未烧成的对置部焊盘电极502或者后述的追加的未烧成的焊盘部503。应予说明，也将烧成的散热/连接焊盘501、未烧成的对置部焊盘电极502以及追加的未烧成的焊盘部503通称为“未烧成的焊盘”。

(方法1)

以下参照图16对方法1的步骤进行说明。首先，如图16的(a)所示，在载体薄膜800上形成陶瓷生片200。载体薄膜800只要能够通过激光来进行蚀刻便不被特别限定，例如可以为聚对苯二甲酸(pet)、聚萘二甲酸等聚酯薄膜。形成于载体薄膜800上的陶瓷生片200具有在接近载体薄膜800一侧陶瓷粒子的密度较大、在远离载体薄膜800一侧陶瓷粒子的密度较小的趋势。

接下来，如图16的(b)所示，通过从载体薄膜800侧照射激光(在图中用箭头表示)，而形成贯通陶瓷生片200以及载体薄膜800的一个以上的通孔300。激光的照射条件能够根据陶瓷生片200以及载体薄膜800的材质而适当地设定。在通过照射激光而形成通孔300的情况下，通孔300具有靠激光射入侧的直径大于靠激光射出侧的直径的锥形形状。

接下来，如图16的(c)所示，从载体薄膜800侧朝向一个以上的通孔300填充导电性膏。导电性膏作为导电性成分包含cu、ag、pd、au等金属粉末。导电性膏除了包含上述导电性成分以外，也可以包括陶瓷粉末、金属氧化物等添加物。

接下来，如图16的(d)所示，在陶瓷生片200的表面涂覆散热/连接焊盘形成用膏、对置部焊盘电极形成用膏或者第一电极形成用膏以覆盖一个以上的通孔，由此形成未烧成的散热/连接焊盘、未烧成的对置部焊盘电极、追加的未烧成的散热/连接焊盘或者第一未烧成的电极。在图16的(d)中示出了未烧成的对置部焊盘电极502作为例子。在方法1中，未烧成的焊盘形成为与通孔300的小径侧接触。在通过方法1填充通孔和形成未烧成的焊盘的情况下，陶瓷生片中的在通孔的大径侧的陶瓷粒子密度变得大于陶瓷生片中的在通孔的小径侧的陶瓷粒子密度。另外，陶瓷生片中的在形成未烧成的焊盘一侧的陶瓷粒子密度变得小于陶瓷生片中的在与形成未烧成的焊盘一侧相反一侧的陶瓷粒子密度。在通过方法1填充通孔和形成未烧成的焊盘的情况下，在成品的esd保护构造体中，陶瓷层中的在层间连接导体的大径侧的陶瓷粒子密度变得大于陶瓷层中的在层间连接导体的小径侧的陶瓷粒子密度。

(方法2)

接下来，以下参照图17对方法2的步骤进行说明。方法2在从陶瓷生片200侧照射激光这点与上述方法1不同。应予说明，在方法2以及后述的方法3、4中，主要对与方法1不同点进行说明，在本实施方式中并不对相同的结构所带来的相同的作用效果依次进行说明。首先，如图17的(a)所示，在载体薄膜800上形成陶瓷生片200。

接下来，如图17的(b)所示，通过从陶瓷生片200侧照射激光，而形成贯通陶瓷生片200以及载体薄膜800的一个以上的通孔300。

接下来，如图17的(c)所示，从载体薄膜800侧朝向一个以上的通孔300填充导电性膏。

接下来，如图17的(d)所示，在陶瓷生片200的表面涂覆散热/连接焊盘形成用膏、对置部焊盘电极形成用膏或者第一电极形成用膏以覆盖一个以上的通孔，由此形成未烧成的散热/连接焊盘、未烧成的对置部焊盘电极、追加的未烧成的散热/连接焊盘或者第一未烧成的电极。在方法2中，未烧成的焊盘形成为与通孔300的大径侧接触。在通过方法2填充通孔和形成未烧成的焊盘的情况下，陶瓷生片中的在通孔的小径侧的陶瓷粒子密度变得大于陶瓷生片中的在通孔的大径侧的陶瓷粒子密度。另外，陶瓷生片中的在形成未烧成的焊盘一侧的陶瓷粒子密度变得小于陶瓷生片中的在与形成未烧成的焊盘一侧相反一侧的陶瓷粒子密度。在通过方法2填充通孔和形成未烧成的焊盘的情况下，在成品的esd保护构造体中，陶瓷层中的在层间连接导体的小径侧的陶瓷粒子密度变得大于陶瓷层中的在层间连接导体的大径侧的陶瓷粒子密度。

(方法3)

接下来，以下参照图18对方法3的步骤进行说明。方法3在使用同一种膏作为导电性膏以及焊盘形成用膏、和在一个阶段向通孔300填充导电性膏和形成未烧成的焊盘这点与上述方法1以及方法2不同。首先，如图18的(a)所示，在载体薄膜800上形成陶瓷生片200。

接下来，如图18的(b)所示，通过从陶瓷生片200侧照射激光，而形成仅贯通陶瓷生片200的一个以上的通孔300。通过这样形成通孔300，能够实现通孔300的小径化，其结果是，能够将esd保护构造体1进一步小型化。在从载体薄膜800侧照射激光而形成通孔300的情况下，需要形成贯通载体薄膜800以及陶瓷生片200的双方的通孔300。在该情况下，若减小通孔300的直径，则存在孔未贯通陶瓷生片200侧的担忧。与此相对，在从陶瓷生片200侧照射激光而形成通孔300的情况下，只要形成仅贯通陶瓷生片200的孔便足以，不需要开设贯通载体薄膜800的孔。因此，能够形成具有直径为例如20μm以上且30μm以下的小直径的通孔300。

接下来，如图18的(c)所示，通过在陶瓷生片200的表面涂覆导电性膏以覆盖一个以上的通孔300，而朝向一个以上的通孔300填充导电性膏的同时形成未烧成的散热/连接焊盘、未烧成的对置部焊盘电极、追加的未烧成的散热/连接焊盘或者第一未烧成的电极。在方法3中，未烧成的焊盘形成为与通孔300的大径侧接触。通过这样在一个阶段向通孔300填充导电性膏和形成未烧成的焊盘，能够防止焊盘剥离，并且，能够减少制造工序中的工时。另外，根据方法3，能够利用相同的材料形成层间连接导体和焊盘，从而能够降低材料成本。在通过方法3填充通孔和形成未烧成的焊盘的情况下，陶瓷生片中的在通孔的小径侧的陶瓷粒子密度变得大于陶瓷生片中的在通孔的大径侧的陶瓷粒子密度。另外，陶瓷生片中的在形成未烧成的焊盘一侧的陶瓷粒子密度变得小于陶瓷生片中的在与形成未烧成的焊盘一侧相反一侧的陶瓷粒子密度。在通过方法3填充通孔和形成未烧成的焊盘的情况下，在成品的esd保护构造体中，陶瓷层中的在层间连接导体的小径侧的陶瓷粒子密度变得大于陶瓷层中的在层间连接导体的大径侧的陶瓷粒子密度。

(方法4)

接下来，以下参照图19对方法4的步骤进行说明。方法4在通过从载体薄膜800侧照射激光而形成贯通陶瓷生片200以及载体薄膜800的通孔300这点与上述方法3不同。首先，如图19的(a)所示，在载体薄膜800上形成陶瓷生片200。

接下来，如图19的(b)所示，通过从载体薄膜800侧照射激光，而形成贯通陶瓷生片200以及载体薄膜800的一个以上的通孔300。

接下来，如图19的(c)所示，通过在陶瓷生片200的表面涂覆导电性膏以覆盖一个以上的通孔300，而朝向一个以上的通孔300填充导电性膏的同时形成未烧成的散热/连接焊盘、未烧成的对置部焊盘电极、追加的未烧成的散热/连接焊盘或者第一未烧成的电极。在方法4中，未烧成的焊盘形成为与通孔300的小径侧接触。通过这样在一个阶段向通孔300填充导电性膏和形成未烧成的焊盘，能够防止焊盘剥离，并且，能够减少制造工序中的工时。另外，根据方法4，能够利用相同的材料形成层间连接导体和焊盘，从而能够降低材料成本。在通过方法4填充通孔和形成未烧成的焊盘的情况下，陶瓷生片中的在通孔的大径侧的陶瓷粒子密度变得大于陶瓷生片中的在通孔的小径侧的陶瓷粒子密度。另外，陶瓷生片中的在形成未烧成的焊盘一侧的陶瓷粒子密度变得小于陶瓷生片中的在与形成未烧成的焊盘一侧相反一侧的陶瓷粒子密度。在通过方法4填充通孔和形成未烧成的焊盘的情况下，在成品的esd保护构造体中，陶瓷层中的在层间连接导体的大径侧的陶瓷粒子密度变得大于陶瓷层中的在层间连接导体的小径侧的陶瓷粒子密度。

通过将使用上述方法1～4的任一种方法形成通孔和焊盘的陶瓷生片如图14的(a)～(d)所示地层叠，能够得到第一未烧成的层叠体部101。在层叠了各个陶瓷生片之后将载体薄膜800剥离。在图14所示的方法中，第一未烧成的层叠体部101所包括的通孔300、未烧成的散热/连接焊盘501以及未烧成的对置部焊盘电极502是通过方法1形成的。

接下来，如图14的(e)所示，将第一未烧成的层叠体部上下反转。如图14的(f)～(i)所示，在被该上下反转了的第一未烧成的层叠体部101之上层叠空洞部形成用膏600和第二未烧成的层叠体部102，该第二未烧成的层叠体部102包括一个以上的陶瓷生片204～206，该陶瓷生片204～206包括一个以上填充有导电性膏的通孔300。空洞部形成用膏600配置为被上下反转了的第一未烧成的层叠体部的上表面中的通孔所暴露的区域或者未烧成的对置部焊盘电极502的表面的整体被空洞部形成用膏600覆盖、并且第二未烧成的层叠体部102的下表面中的通孔所暴露的区域或者未烧成的对置部焊盘电极502的表面的整体被空洞部形成用膏600覆盖。作为空洞部形成用膏，能够使用在烧成时分解而消失的树脂，例如能够使用pet、聚丙烯、乙基纤维素、丙烯酸树脂等。第二未烧成的层叠体部102所包括的通孔300和焊盘也可以通过方法1～4的任一种方法形成。在图14所示的方法中，第二未烧成的层叠体部102所包括的通孔300、未烧成的散热/连接焊盘501以及未烧成的对置部焊盘电极502是通过方法1形成的。

接下来，如图14的(j)所示，在第一未烧成的层叠体部101的下表面以及第二未烧成的层叠体部102的上表面分别形成第一未烧成的电极701以及第二未烧成的电极702，由此得到未烧成的静电放电保护构造体。通过将该未烧成的静电放电保护构造体烧成，能够得到静电放电保护构造体。

(第二实施方式)

接下来，以下对本发明的esd保护构造体的制造方法的第二实施方式进行说明。第二实施方式的方法在不包括使第一未烧成的层叠体部101反转的工序这点与第一实施方式的方法不同。

在图15中示出了对本发明的esd保护构造体的制造方法的第二实施方式进行说明的示意图。第二实施方式的方法包括：形成第一未烧成的层叠体部101并在第一未烧成的层叠体部101的下表面配置第一未烧成的电极701的工序、在第一未烧成的层叠体部101之上层叠空洞部形成用膏600和第二未烧成的层叠体部102的工序、在第二未烧成的层叠体部102的上表面形成第二未烧成的电极702而得到未烧成的静电放电保护构造体的工序、以及将未烧成的静电放电保护构造体烧成而得到静电放电保护构造体的工序。应予说明，在第二实施方式中省略与第一实施方式通用的事项的记述，仅对不同点进行说明。特别是，在本实施方式中并不对相同的结构所带来的相同的作用效果依次进行说明。

首先，形成第一未烧成的层叠体部101，该第一未烧成的层叠体部101包括一个以上的陶瓷生片(201～204)，该陶瓷生片(201～204)包括一个以上填充有导电性膏的通孔300。如图15所示，第一未烧成的层叠体部101和第二未烧成的层叠体部102的至少一方也可以进一步包括配置于邻接的陶瓷生片间的一个以上的追加的未烧成的散热/连接焊盘503。追加的未烧成的散热/连接焊盘503配置为，覆盖在与追加的未烧成的散热/连接焊盘503邻接的陶瓷生片的、与追加的未烧成的散热/连接焊盘503接触的面暴露的通孔。在图15所示的方法中，第一未烧成的层叠体部101和第二未烧成的层叠体部102的双方包括追加的未烧成的散热/连接焊盘503。在图15所示的方法中，第一未烧成的层叠体部101所包括的通孔300、未烧成的散热/连接焊盘501、追加的未烧成的散热/连接焊盘503以及第一未烧成的电极701是如图15的(a)～(d)所示通过方法3形成的。这样，能够得到在下表面配置有第一未烧成的电极701的第一未烧成的层叠体部101。

接下来，如图15的(e)～(h)所示，在第一未烧成的层叠体部101之上层叠空洞部形成用膏600和第二未烧成的层叠体部102，该第二未烧成的层叠体部102包括一个以上的陶瓷生片(203～205)，该陶瓷生片(203～205)包括一个以上填充有导电性膏的通孔300。在图15所示的方法中，空洞部形成用膏600配置为，第一未烧成的层叠体部101的上表面中的通孔300所暴露的区域整体被空洞部形成用膏600覆盖、并且第二未烧成的层叠体部102的下表面中的未烧成的对置部焊盘电极502的表面整体被空洞部形成用膏600覆盖。在图15所示的方法中，第二未烧成的层叠体部102所包括的通孔300、未烧成的散热/连接焊盘501、未烧成的对置部焊盘电极502以及追加的未烧成的散热/连接焊盘503是如图15的(e)～(h)所示通过方法1形成的。

接下来，如图15的(i)所示，在第二未烧成的层叠体部102的上表面形成第二未烧成的电极702，由此得到未烧成的静电放电保护构造体。通过将该未烧成的静电放电保护构造体烧成，而得到静电放电保护构造体。第二实施方式的方法不具有反转工序，从而能够抑制在将第一电极暴露区域与第二电极暴露区域配置为对置时会产生的错位。在将层间连接导体小径化的情况下，因在层叠陶瓷生片时会产生的错位，而有时难以形成空洞部中的放电电极的对置构造。因esd保护构造体1的制造方法包括反转工序而产生的错位的问题在将esd保护构造体小型化的情况下会特别严重。与此相对，在不包括反转工序的情况下，能够抑制层叠陶瓷生片时的错位，从而能够消除因放电电极的对置部中的错位而产生的缺陷。

在图20中示出了安装于层叠基板的本发明的一个实施方式的esd保护构造体的一个例子。如图20所示，本发明的esd保护构造体1还能够作为形成于层叠基板的电路的一部分进行组装。

实施例

[实施例1]

作为实施例1的esd保护构造体，制成了具有图1所示的结构的esd保护元件。实施例1的esd保护构造体是通过如下方法制成的，即：使用上述方法1形成第一未烧成的层叠体部101，使该第一未烧成的层叠体部101反转，并在其上层叠使用方法1形成的第二未烧成的层叠体部102。

[实施例2]

作为实施例2的esd保护构造体，制成了具有与图3相同的结构的esd保护元件。实施例2的esd保护构造体是通过如下方法制成的，即：使用上述方法1形成第一未烧成的层叠体部101，并在该第一未烧成的层叠体部101之上层叠使用方法1形成的第二未烧成的层叠体部102。实施例2的esd保护构造体具有将图3所示的esd保护构造体1上下颠倒的结构。实施例2的esd保护构造体是不进行反转工序而制成的。

[实施例3]

作为实施例3的esd保护构造体，制成了具有图5所示的结构的esd保护元件。实施例3的esd保护构造体是通过如下方法制成的，即：使用上述方法2形成第一未烧成的层叠体部101，并在该第一未烧成的层叠体部101之上层叠使用方法1形成的第二未烧成的层叠体部102。实施例3的esd保护构造体是不进行反转工序而制成的。

[实施例4]

作为实施例4的esd保护构造体，制成了具有图6所示的结构的esd保护元件。实施例4的esd保护构造体是通过如下方法制成的，即：使用上述方法3形成第一未烧成的层叠体部101，使该第一未烧成的层叠体部101反转，并在其上层叠使用方法3形成的第二未烧成的层叠体部102。

[实施例5]

作为实施例5的esd保护构造体，制成了具有与图8相同的结构的esd保护元件。实施例5的esd保护构造体是通过如下方法制成的，即：使用上述方法3形成第一未烧成的层叠体部101，并在该第一未烧成的层叠体部101之上层叠使用方法3形成的第二未烧成的层叠体部102。实施例5的esd保护构造体具有将图8所示的esd保护构造体1上下颠倒的结构。实施例5的esd保护构造体是不进行反转工序而制成的。

[实施例6]

作为实施例6的esd保护构造体，制成了具有图10所示的结构的esd保护元件。首先，使用上述方法3形成第一未烧成的层叠体部101。与此相独立地，使用上述方法3形成第二未烧成的层叠体部102。在使该第二未烧成的层叠体部102反转之后，层叠于第一未烧成的层叠体部101之上，由此制成了实施例6的esd保护构造体。

[实施例7]

作为实施例7的esd保护构造体，制成了具有与图12相同的结构的esd保护元件。实施例7的esd保护构造体是通过如下方法制成的，即：使用上述方法3形成第一未烧成的层叠体部101，并在该第一未烧成的层叠体部101之上层叠使用方法1形成的第二未烧成的层叠体部102。实施例7的esd保护构造体具有将图11所示的esd保护构造体1上下颠倒的结构。实施例7的esd保护构造体是不进行反转工序而制成的。

在上述实施例1～7中，将层间连接导体的小径侧的直径设定为50μm。在上述实施例中，将对置部焊盘电极的尺寸设定为0.6mm×0.3mm。在层间连接导体的小径侧配置为在空洞部的内侧对置的情况下，由于小径侧的直径为50μm，所以能够将对置部的面积确保为3.14×50μm×50μm＝1962.5μm²的对置部面积。

[比较例1]

作为比较例1的esd保护构造体，制成了具有图21所示的构造的esd保护元件。比较例1的esd保护构造体(现有的静电放电保护构造体)9包括：基体91、配置于基体91的内部的空洞部93、配置于基体91的内部并在空洞部93中对置配置的放电电极92、以及配置于基体2的两端面的外部电极94。比较例1的esd保护构造体的尺寸为1.0mm(长度)×0.5mm(宽度)×0.3(厚度)mm。放电电极的尺寸为长度300μm×宽度100μm×厚度10μm。放电电极的在空洞部93的内侧的对置部的面积为100μm(宽度)×10μm(厚度)＝1000μm²。

在现有的esd保护元件(比较例1)中，一个放电电极的面积为长度300μm×宽度100μm(厚度10μm)。可以在该放电电极所占的面积配置12个直径50μm的层间连接导体。由此可知，采用层间连接导体的对置构造有利于esd保护构造体的小型化。对于各实施例以及比较例而言，作为综合性地判断构造上的优点的大致目标，用分数对放电电极对置部的小径化、放电电极对置部中的错位的发生难易度、焊盘(在与散热/连接焊盘同时存在的情况下对置部焊盘电极以及/或者追加的散热/连接焊盘)与层间连接导体的剥离难易度、以及材料成本的各项目进行了评价。结果如表1所示的。表1是用于对各实施例以及比较例的esd保护元件的大体特征进行判断和把握的表。

[表1]

用满分10分对小径化进行了评价。形成仅贯通陶瓷生片的通孔的方法3与形成贯通陶瓷生片以及载体薄膜的双方的通孔的方法1相比有利于层间连接导体的小径化。另外，层间连接导体的小径侧在空洞部中对置的构造有利于小型化。在采用了方法3的情况下，能够实现层间连接导体的小径化，进而能够实现esd保护元件的小型化。其中，在本实施例中，为了使条件相同而将形成放电部的层间连接导体的直径在小径侧设定为50μm，将esd保护构造体的尺寸设定为1.0mm(l方向)×0.5mm(w方向)×0.3mm(t方向)。另外，将散热/连接焊盘的尺寸设定为0.6mm×0.3mm。比较例1通过印刷形成放电电极，在小径化方面为0分。

用满分5分对放电电极对置部的错位进行了评价。需要反转的工序的情况为1分，不需要反转的工序的情况为5分。

用满分3分对剥离进行了评价。使用相同的材料在一个工序中形成层间连接导体和焊盘的情况为3分。使用不同的材料分别独立地形成层间连接导体和焊盘的情况为1分。

用满分3分对材料成本进行了评价。使用相同的材料形成层间连接导体和焊盘的情况为3分。使用不同的材料形成层间连接导体和焊盘的情况为1分。在比较例1中，使用一种材料形成放电电极，因而为3分。示出了各项目的分数的总和作为综合评价。根据表1可知，实施例5的构造最有利。

[esd特性的评价]

按照以下的步骤对实施例1～4以及比较例1的esd保护构造体进行esd特性的评价，求出运行效率。基于国际电气标准会议(iec)所规定的标准iec61000-4-2对esd特性进行了评价。通过接触放电对各实施例以及比较例的esd保护构造体依次施加了施加电压2kv、3kv、4kv、5kv的静电放电。针对每个各实施例以及比较例的100个样本进行上述静电放电的施加，在各施加电压下求放电已开始的样本的数量，将其比例作为运行效率。

[表2]

◎：90％～100％，不含90％

○：50％～90％，不含50％

△：10％～50％，不含10％

×：0％～10％

由此可知，实施例与现有例相比均改善了特性。特别是，在采用方法3的实施例5～7中特性改善的效果较大。可以想象，通过方法3一体成型层间连接导体和焊盘，从而运行效率提高。另外，在放电电极对置部的正下方存在大面积的散热/连接焊盘，从而散热特性提高，进而esd的反复耐性提高。另外，通过采用不包括反转工序的制造方法，能够消除因放电电极对置部中的错位而产生的缺陷。

工业上的利用可行性

本发明的静电放电保护构造体不仅能够实现小型化、而且反复静电放电时的耐性优异，因此能够使用于追求小型且高可靠性以及高性能的电子设备中。

符号说明：

1…静电放电保护构造体；11…第一层叠体部；12…第二层叠体部；101…第一未烧成的层叠体部；102…第二未烧成的层叠体部；21、22、23、24、25…陶瓷层；200、201、202、203、204、205、206…陶瓷生片；3…层间连接导体；300…通孔；51…散热/连接焊盘；52…对置部焊盘电极；53…追加的散热/连接焊盘；501…未烧成的散热/连接焊盘；502…未烧成的对置部焊盘电极；503…追加的未烧成的散热/连接焊盘；6…空洞部；600…空洞部形成用膏；71…第一电极；72…第二电极；701…第一未烧成的电极；702…第二未烧成的电极；800…载体薄膜；9…现有的静电放电保护构造体；91…基体；92…放电电极；93…空洞部；94…外部电极。