本发明涉及半导体技术领域，具体而言涉及一种凸块封装方法。
背景技术：
随着可携式及高性能微电子产品向短、小、轻、薄化方向发展，传统打线方式(wirebonding)作为晶片与各式基材结合的封装技术已不能满足现在消费电子产品的需求，取而代之的凸块封装(bumping)成为晶圆级封装的关键技术。在凸块封装工艺中，多用电镀的方法进行再布线或形成凸块。然而，随着半导体技术的发展，半导体器件的关键尺寸在不断缩小，相应地封装尺寸也不断减小。与之对应的是，一个芯片(die)里的i/o(输入输出)凸块数目也越来越多，因此对于电镀凸块高度共面性和均匀性的要求也越来越高。根据电镀制程的特性，凸块分布的均匀性(单位面积内的电镀面积)会影响电镀凸块高度的均匀性。因此，对于一些凸块分布不是很均匀的设计，凸块高度的共面性和均匀性会受到很大的影响，例如在一实例中，临近无凸块区域(例如，不完整芯片区(uglydiearea)、激光标记区(lasermarkarea))的凸块高度会比正常值或设计值大12微米(um)。
目前为了提高凸块高度的共面性和均匀性，业界主要通过以下方法：1)在设计阶段尽量将凸块分布做均匀，例如通过加虚拟凸块的方式来提高凸块分布的均匀性；然而由于最终的虚拟凸块无法除去，因此在设计上有很大的限制。2)通过改善电镀的制程和设备硬件能力来提高凸块高度共面性和均匀性。这些方法都不能简单有效地提高凸块高度的共面性和均匀性，或者成本高，难度大，或者存在缺陷影响后续工艺。
因此，有必要提出一种新的凸块封装方法，以克服上述问题。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种凸块封装方法，其可以提高凸块高度的共面性和均匀性。
本发明第一方面提供一种凸块封装方法，包括：提供前端器件，在所述前端器件表面形成凸块底部金属层；在所述凸块底部金属层上形成用于封装的凸块和用于提高所述凸块均匀性的虚拟凸块，所述虚拟凸块与所述凸块底部金属层的接触面积小于所述虚拟凸块的截面积；去除所述凸块底部金属层位于所述凸块和虚拟凸块底部之外的部分，同时使所述虚拟凸块剥落。
示例性地，所述虚拟凸块的径向尺寸小于10微米。
示例性地，所述虚拟凸块形成在所述前端器件的激光标记区和/或不完整芯片区。
示例性地，所述虚拟凸块形成在所述用于封装的凸块的周围，用于提高所述凸块的均匀性和共面性。
示例性地，所述凸块封装方法还包括；在所述凸块底部金属层上形成光刻胶层；通过曝光、显影在所述光刻胶层中形成第一开口，用于暴露待形成所述凸块区域；通过曝光、显影在所述光刻胶层中形成第二开口，用于暴露待形成所述虚拟凸块区域；进行电镀工艺，以同时在所述第一开口中形成凸块，在所述第二开口中形成虚拟凸块；去除所述光刻胶层，其中，所述第二开口底部形成有伸出部，使得所述开口的底部面积小于所述开口的上部面积。
示例性地，所述伸出部倾斜设置在所述第二开口的侧壁上。
示例性地，在所述光刻胶层为正性光阻时，用于形成所述第二开口的曝光能量小于用于形成所述第一开口的曝光能量；在所述光刻胶层为负性光阻时，用于形成所述第二开口的曝光能量大于用于形成所述第一开口的曝光能量。
示例性地，在所述光刻胶层为正性光阻时，用于形成所述第二开口的焦距大于用于形成所述第一开口的焦距；在所述光刻胶层为负性光阻时，用于形成所述第二开口的焦距小于用于形成所述第一开口的焦距。
示例性地，所述凸块封装方法还包括：清洗步骤，以去除残余的虚拟凸块。
示例性地，所述凸块和虚拟凸块为焊球凸块。。
根据本发明的凸块封装方法，通过在正常凸块周围或无凸块区域增加虚拟凸块，从而提高凸块分布的均匀性，进而提高电镀凸块高度共面性和均匀性，并且由于这些虚拟凸块尺寸比较小，且底部的接触面积会大大小于实际的凸块尺寸，因此与凸块底部金属层(ubm)的黏附性非常弱，在凸块底部金属层蚀刻过程中会被自动去除。即，这种虚拟凸块在改善电镀凸块高度均匀性和共面性的同时，由于可以被轻易去除，不会对最终凸块分布和装配造成任何影响，因此可以设置在晶圆任意位置。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1a为根据本发明一实施方式的凸块封装方法的步骤流程图；
图1b为根据本发明一实施方式的凸块封装方法中形成凸块和虚拟凸块的步骤流程图；
图2a～图2d示出了根据本发明一实施方式的虚拟凸块形成过程示意图；
图3示出设置虚拟凸块的不完整芯片区和激光标记区；
图4示出用于封装的凸块周围设置的虚拟凸块。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面将参照图1a、图1b以及图2a～图2d对根据本发明一实施方式的凸块封装方法做详细描述。
首先，如图1a所示，本实施例的凸块封装方法包括：
步骤101，提供前端器件，在所述前端器件表面形成凸块底部金属层。
所述前端器件为形成有各种电路结构和功能器件的器件。典型地，前端器件一般包括半导体衬底/晶圆，在半导体衬底/晶圆中形成有源器件，在半导体衬底/晶圆上形成互连层，在互连层顶部形成有钝化层，以及焊盘。
凸块底部金属层用于后续凸块电镀工艺中作种子层或电极层，凸块底部金属层可以采用各种合适的金属材料，例如cu(铜)、tiw(钨钛合金)、au(金)、ti(钛)等，其可以包括一层或多层不同金属材料，在具体操作可以根据凸块类型选择合适的凸块底部金属层(ubm，underbumpmeal)。
步骤102，在所述凸块底部金属层上形成用于封装的凸块和用于提高所述凸块均匀性的虚拟凸块。
凸块用于后续与封装基板实现固定和电性连接，然而凸块的分布一般基于前端器件上焊盘的分布进行设计，然而，如前所述，由于晶圆上芯片(die)分布不均匀，存在die密集的区域，也存在无芯片区域或芯片不完整区域(uglydie)，这样相应的正常的凸块分布也存在均匀性问题，因此在电镀制作凸块时，会导致凸块高度均匀性和共面性不好，进而影响封装质量。为此，在本实施例中，我们在无凸块区域或正常凸块(即用于封装的凸块)设置虚拟凸块，以提高凸块分布的均匀性，进而在电镀制作凸块时，可以提高凸块高度均匀性和共面性。
在本实施例中，虚拟凸块可以形成在所述前端器件的激光标记区和/或不完整芯片区，或者也可以形成在所述用于封装的凸块的周围，或者形成在前端器件的任何位置，其设计原则是使凸块和虚拟凸块整体呈均匀分布，从而在电镀时可以提高凸块高度均匀性和共面性。
示例性地，如图3所示，虚拟凸块形成在所述前端器件的激光标记区和/或不完整芯片区，或者如图4所示。虚拟凸块形成在所述用于封装的凸块的周围，即当部分用于封装的凸块的分布不均匀时，可以在这些凸块周围设置虚拟凸块，如图4所示，图中实线圆圈表示用于封装的凸块，其分布不是很均匀，右侧区域未设置凸块，因此在右侧设置虚拟凸块(虚线圆圈)来提高这一区域的均匀性。
进一步地，用于封装的凸块一般形成前端器件的焊盘/再布线(rdl)上，而虚拟凸块则一般直接形成在凸块底部金属层上，其下方同层不存在对应的焊盘/再布线(rdl)，即虚拟凸块不用于实现电性连接，其在后续工艺中会被去除。
进一步地，在本实施例中，虚拟凸块一般为微型凸块，其相对于用于封装的凸块较小，例如虚拟凸块的径向尺寸小于10微米。并且虚拟凸块与凸块底部金属层的接触面积小于所述虚拟凸块的截面积。在这里，虚拟凸块与凸块底部金属层的接触面积指的是虚拟凸块与凸块底部金属层的直接接触面的面积，而虚拟凸块的截面积指的是虚拟凸块主体部分的横截面积或虚拟凸块的最大截面积。
步骤103，去除所述凸块底部金属层位于所述凸块和虚拟凸块底部之外的部分，同时使所述虚拟凸块剥落，
即，进行凸块底部金属层刻蚀，以去除所述凸块和虚拟凸块底部之外的部分。示例性地，所述凸块底部金属层的刻蚀采用湿法工艺，即通过合适的刻蚀液，例如hf(氢氟酸)等。
如前所述，由于在本实施例中，虚拟凸块尺寸较小，且虚拟凸块与凸块底部金属层的接触面积小于所述虚拟凸块的面积，因此虚拟凸块与凸块底部金属层的粘附力很弱，因此在进行凸块底部金属层刻蚀时，随着虚拟凸块周围的凸块底部金属层被去除，虚拟凸块由于粘附力较弱，也同时发生剥落而被去除。
下面结合图1b对本实施例的凸块封装方法中凸块和虚拟凸块的制作做进一步详细描述。
如图1b所示，在本实施例中，通过下述步骤形成所述凸块和虚拟凸块。
首先，执行步骤1020，在所述凸块底部金属层上形成光刻胶层。
光刻胶层可以采用正性光阻(例如tokp-ca100)或负性光阻(例如，hd4100)，并通过涂覆等常用方法形成在凸块底部金属层上。光刻胶层的厚度根据需要进行设计，在此不做具体限定。
接着，执行步骤1021，通过曝光、显影在所述光刻胶层中形成第一开口，用于暴露待形成所述凸块区域。
曝光显影采用本领域常用方法，例如采用193nmarf光刻工艺曝光，并通过与光刻胶层对应的显影液进行显影，即采用与正性光阻或负性光阻对应的显影液显影(例如，正胶显影液tokp7-g，负胶显影液az-a515)，以将光刻胶层图形化。
进一步地，一般而言，所述第一开口暴露所述前端器件上形成有焊盘的区域，这些区域用于形成用于封装的凸块。
接着，执行步骤1022，通过曝光、显影在所述光刻胶层中形成第二开口，用于暴露待形成所述虚拟凸块区域。
曝光显影采用本领域常用方法，例如采用193nmarf光刻工艺曝光，并通过与光刻胶层对应的显影液进行显影。即采用与正性光阻或负性光阻对应的显影液显影，以将光刻胶层图形化。
进一步地，所述第二开口暴露所述前端器件上形成所述虚拟凸块区域，这些区域一般不存在焊盘，且附近的凸块密度较小或无凸块。
在本实施例中，所述第二开口底部形成有伸出部，使得所述开口的底部面积小于所述开口的上部面积。示例性地，所述伸出部倾斜设置在所述第二开口的侧壁上，这样当后续在第二开口内形成虚拟凸块时，虚拟凸块会在底部形成底切，使得虚拟凸块底部接触面积大大小于虚拟凸块的面积。
进一步地，在本实施例中，第二开口形状的可以通过控制光刻工艺的参数实现。例如，当所述光刻胶层为正性光阻时，用于形成所述第二开口的曝光能量小于正常曝光的曝光能量，或者说小于用于形成所述第一开口的曝光能量；当所述光刻胶层为负性光阻时，用于形成所述第二开口的曝光能量大于正常曝光的曝光能量，或者大于用于形成所述第一开口的曝光能量。当所述光刻胶层为正性光阻时，用于形成所述第二开口的焦距大于正常的焦距，或大于用于形成所述第一开口的焦距；当所述光刻胶层为负性光阻时，用于形成所述第二开口的焦距小于正常的焦距，或用于形成所述第一开口的焦距。
即，在本实施例中，通过光刻工艺参数，例如曝光能量、焦距等使得光刻胶中与第二开口对应的区域，在曝光时曝光不充分，这样在后续显影时就会在第二开口底部形成足部或伸出部，使得第二开口底部面积小于上部面积。
在此，所谓的正常曝光的曝光能量或焦距指的是使所述第二开口中没有足部或伸出部时所使用的曝光能量或焦距。
进一步地，可以理解的是，形成第一开口和第二开口的显影操作可以分两步进行，也可以在完成第一开口的曝光和第二开口的曝光之后，再一同进行显影操作，同时形成第一开口和第二开口。
接着，执行步骤1023，进行电镀工艺，以同时在所述第一开口中形成凸块，在所述第二开口中形成虚拟凸块。
具体地，根据凸块的类型，例如金凸块，铜柱凸块，焊球凸块等选择合适的电解液，在所述第一开口和第二开口中分别电镀形成凸块和虚拟凸块。
最后，执行步骤1024，去除所述光刻胶层。
示例性地，例如通过合适的去胶液(例如，az400t等)去除光刻胶层。
可以理解的是，上述步骤仅是凸块和虚拟凸块制作方法的一个示例，本发明可以根据需要采用其他合适的方法来制作上述凸块和虚拟凸块，只要使得虚拟凸块粘附力较差，容易剥落即可。
下面结合图2a～图2d所示，对本根据本发明一实施例的虚拟凸块的形成以及剥落过程进行说明，以便更好地理解本发明。
首先，如图2a所示，提供前端器件，在所述前端器件上形成凸块底部金属层，在所述凸块底部金属层上形成图形化的光刻胶层。
前端器件200包括半导体衬底/晶圆，以及形成在半导体衬底/晶圆的电路结构、器件、元件等。半导体衬底/晶圆可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底上可以形成有器件，例如nmos和/或pmos晶体管或其它半导体器件等。在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。
在半导体衬底/晶圆上形成与晶体管电连接的金属互连结构。在互连结构的顶部形成有钝化层201。示例性地，钝化层201例如为氮化硅层。钝化层201中形成暴露焊盘的开口(图未示)。出于简洁，图2a至图2d中仅示意性示出与虚拟凸块对应的区域，而未示出形成凸块的区域。可以理解的是，钝化层可以为单层或多层结构。
凸块底部金属层(ubm)用作电镀凸块的种子层或电极层。示例性地，在本实施例中，以制作焊球凸块(solderbump)为例进行说明，因而凸块底部金属层包括第一凸块底部金属层202和第二凸块底部金属层203，其中第一凸块底部金属层202示例性地为ti层，第二凸块底部金属层203示例性地为cu层。第一凸块底部金属层202和第二凸块底部金属层203可以通过溅射工艺形成，以获得良好的均匀性。
图形化的光刻胶层204暴露待形成虚拟凸块的区域。在本实施例中，图形化的光刻胶层204用于暴露待形成虚拟凸块的区域的开口205，开口205底部具有足部或伸出部205a，这样使得开口205的底部面积s1小于开口205的上部面积或开口面积s2。示例性地，在本实施中，足部或伸出部205a呈倾斜状，形成在开口205底部的侧壁上。图形化的光刻胶层204或开口205的形成过程如前所述，在此不再赘述。
接着，如图2b所示，在开口205中形成虚拟凸块206。
示例性地，通过电镀工艺在开口205中形成虚拟凸块206。示例性地，在本实施例中，凸块/虚拟凸块采用焊球凸块，即虚拟凸块206包括两部分，即铜柱部分206a和焊球部分206b。其中铜柱部分206a通过电镀铜形成，焊球部分206b通过电镀锡形成。
可以理解的是，图中铜柱部分206a和焊球部分206b为剖面图形，且仅是示意性的，不表示真实形状，铜柱部分206a和焊球部分206b的真实形状可以与图中铜柱部分206a和焊球部分206b相同，也可也存在区别。
还可以理解的是，当形成虚拟凸块之后，还包括进行回流，以使焊球凸块形成稳定合金的操作。
接着，如图2c所示，去除图形化的光刻胶层204。
如前所述，通过合适的去胶液(例如，az400t等)去除图形化的光刻胶层204。
当去除光刻胶层204后，虚拟凸块206露出，由于开口205底部具有足部或伸出部205a，使得开口205的底部面积s1小于开口205的上部面积或开口面积s2，因此虚拟凸块206与凸块底部金属层的接触面积s3小于虚拟凸块的截面积s4，虚拟凸块206的截面积s4指的是虚拟凸块206主体部分的横截面积或虚拟凸块206的最大截面积。因此虚拟凸块206底部形成底切，这样虚拟凸块206与底部金属层的粘附力较弱，容易剥落。
最后，如图2d所示，进行凸块底部金属层刻蚀。
具体地，使用合适的刻蚀液刻蚀凸块底部金属层，以去除凸块底部金属层位于虚拟凸块206底部以外的部分。示例性地，在本实施例中，可以采用microetch85刻蚀液去除第二凸块底部金属层203虚拟凸块206底部以外的部分，通过hf刻蚀液去除第一凸块底部金属层202虚拟凸块206底部以外的部分。
可以理解的是，一方面由于在进行凸块底部金属层刻蚀时，虚拟凸块206底部的凸块底部金属层也会被腐蚀，另一方面，由于虚拟凸块206与凸块底部金属层的粘附力较弱，当周围的凸块底部金属层被去除时，虚拟凸块会自动剥落。
可以理解的是，即使存在未自动去除的虚拟凸块，随后也可以进行清洗操作，例如高压scrubber操作去除残余的虚拟凸块，其不会最终凸块分布和装配造成任何影响。
本实施例提出的凸块封装方法，通过在正常凸块周围或无凸块区域增加虚拟凸块来提高凸块分布的均匀性，这样在电镀形成凸块时，可以提高凸块高度的均匀性和共面性，例如采用本实施例的凸块封装方法，临近无凸块区域的芯片的凸块比正常值略大(例如，2～6微米)，而使用常规方法如前所述，则会比正常值大12微米以上，由此可见，采用本实施例提出的凸块封装方法大大提高凸块高度的均匀性和共面性。
进一步地，在本实施例的凸块封装方法中，这些虚拟凸块尺寸比较小，例如径向尺寸一般小于10微米，并且其通过使用不同于正常凸块的光刻条件，使光阻产生较大的足部区域，电镀完成后会有很大的底切，这样虚拟凸块底部的接触面积会大大小于实际的虚拟凸块尺寸，这种虚拟凸块与下层的黏附性非常弱，在凸块底部金属层刻蚀过程中会自动被去除，小部分去处不干净的虚拟凸块可以通过增加额外的高压scrubber去除。这些特殊的虚拟凸块在改善电镀凸块高度共面性和均匀性的均匀的同时，由于可以被轻易去除，不会对最终凸块分布和装配造成任何影响，因此可以设计在晶圆的任意位置，从而在使用中可以根据需要在任何需要的位置设置这种虚拟凸块，大大了提高了电镀凸块时的凸块分布均匀性，进而使得的电镀凸块高度的均匀性和共面性大大提高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。