形成半导体光学器件的方法及半导体光学器件与流程

本发明涉及一种形成半导体光学器件类型的半导体激光器二极管(ld)的方法以及由此形成的ld。

背景技术：

多个现有文献已报告了形成所谓的掩埋异质结构(bh)类型的ld的方法。一种用于bh-ld的典型方法包括如下步骤：(a)制备包括下包覆层、有源层和上包覆层在内的半导体叠层；(b)通过利用沿着一方向延伸的带状掩模对下包覆层、有源层和上包覆层的一部分进行蚀刻来形成台面；(c)选择性地生长第一掩埋层以掩埋台面；(d)通过部分地熔化第一掩埋层来使台面顶部露出；(e)在第一掩埋层以及台面的露出顶部上生长第二掩埋层；(f)通过部分地熔化第二掩埋层来使台面顶部露出；以及(g)在台面的露出顶部(其使上包覆层露出)上以及第二掩埋层上生长第三包覆层。使下包覆层的导电类型与上包覆层的导电类型相反，使下包覆层的导电类型与第二掩埋层的导电类型相匹配，并还使第一掩埋层的导电类型与上包覆层和第三包覆层的导电类型相匹配，从而可以形成bh-ld的电流限制结构。

在加快光通信系统的传输速度的情况下，已强烈需要内部应用的ld可在高速下工作，并表现出优异的发射效率。为了提高发射效率，需要ld减小寄生电阻并增大有源层中的载流子限制。可以通过使由台面上方的掩埋层形成的窗口变窄来实现bh-ld中的载流子限制，这意味着上包覆层和/或上包覆层上方的第三包覆层不可避免地增大其寄生电阻。增大掺杂到上包覆层和/或上包覆层上方的第三包覆层中的p型杂质的掺杂浓度可以减小寄生电阻，但作为用于包覆层的典型p型掺杂剂的锌(zn)原子表现出更快的扩散速度。扩散到有源层中的锌容易形成非辐射复合中心，这使bh-ld的发射效率下降。因此，本领域需要一种减小bh-ld的寄生电阻但不增大zn的掺杂浓度的构造。

技术实现要素：

本发明的第一方面涉及一种形成半导体光学器件的方法。该方法包括如下步骤：(a)形成台面；(b)通过选择性地生长第一掩埋层来掩埋台面；以及(c)在第一掩埋层以及台面顶部上生长第二掩埋层。台面包括具有第一导电类型的下包覆层(cladding)、有源层以及与具有与第一导电类型相反的第二导电类型的上包覆层，并使下包覆层的表面从台面两侧露出。具有第二导电类型且覆盖台面两侧的第一掩埋层具有平坦面和另一表面。平坦面邻近台面而另一表面远离台面，从而平坦面置于台面与另一表面之间。平坦面的表面取向反映了下包覆层的在形成台面的步骤中从台面两侧露出的表面的表面取向；并且平坦面的水平高度高于台面中的有源层的水平高度。在540℃至580℃的相对较低温度生长的第二掩埋层也具有平坦面和另一表面。第二掩埋层的平坦面与第一掩埋层的平坦面叠置并具有与第一掩埋层的平坦面的表面取向大致相同的表面取向，并且第二掩埋层的在第一掩埋层的平坦面的部分上的厚度比在第一掩埋层的另一表面的部分上的另一厚度薄。

本发明的第二方面涉及一种半导体光学器件类型的具有掩埋异质结构的半导体激光器二极管(bh-ld)的构造。bh-ld包括台面、第一掩埋层和第二掩埋层。台面包括具有第一导电类型的下包覆层的一部分、有源层以及具有与所述第一导电类型相反的第二导电类型的上包覆层，这里，下包覆层在除了台面之外的部分包括具有表面取向的表面。设置在台面两侧的第一掩埋层具有平坦面和另一表面。平坦面的表面取向与下包覆层的表面的表面取向大致相同，而另一表面的表面取向具有比平坦面的指数高的指数。第二掩埋层覆盖第一掩埋层但使台面顶部露出，并具有平坦面和另一表面。第二掩埋层的平坦面与第一掩埋层的平坦面叠置，并具有与下包覆层的平坦面的表面取向大致相同的表面取向，而第二掩埋层的另一表面的表面取向具有比第二掩埋层的平坦面的指数高的指数。本发明的bh-ld的构造的特征在于：第二掩埋层的平坦面的厚度比第二掩埋层的另一表面的厚度薄。

附图说明

参考附图，通过阅读本发明的优选实施例的以下详细描述，将能更好地理解上述和其它目的、方面和优点，其中：

图1是根据本发明的实施例的半导体光学器件的平面图；

图2示出了沿着图1所示的线ii-ii截取的半导体光学器件的截面；

图3示出了图2所示的半导体光学器件的主要部分的截面；

图4a和图4b示出了形成半导体光学器件的工序；

图5a和图5b示出了形成半导体光学器件的工序；

图6a和图6b示出了形成半导体光学器件的工序；

图7示出了磷化铟(inp)的多个表面取向的关于温度的归一化生长速率；

图8示出了磷化铟(inp)的多个表面取向的关于氯甲烷(ch3cl)流量的归一化生长速率；

图9示出了磷化铟(inp)的多个表面取向的关于生长压力的归一化生长速率；

图10示出了对图3所示的半导体光学器件进行修改而得到的半导体光学器件的截面；

图11示出了常规半导体光学器件的截面。

具体实施方式

接下来，将参考附图对根据本发明的一些实施例进行描述。在各个实施例的描述中，将用彼此相同或相似的附图标记来表示彼此相同或相似的部件，而不做重复说明。

实施例的半导体光学器件为具有掩埋异质结构的半导体激光器二极管(ld)的类型。图1是光学器件1a的平面图，而图2示出了沿着图1所示的线ii-ii截取的光学器件1a的截面图。如图1和图2所示，光学器件1a设置有形成在基板10上的半导体叠层，其中，半导体叠层设置有两个沟槽31和33，这两个沟槽31和33平行地延伸，以在两个沟槽31和33之间留出主要部分3。主要部分3包括有源层7，有源层7沿着沟槽31和33延伸并延伸至主要部分3的两端，从而形成表面7a和7b，表面7a和7b形成光学共振腔，该光学共振腔在表面7a和7b之间造成激光振荡。

光学器件1a设置有可以作为ld阳极电极的焊盘21，以相对于主要部分3设置沟槽31。通过经由键合引线供应焊盘21中的载流子、电子或空穴，使得设置在主要部分3中的阳极电极可以电连接至外部。类似的是，ld1a设置有另一个焊盘23，以相对于主要部分3设置另一个沟槽33。焊盘23连接至主要部分3的阴极电极。通过与焊盘23的引线键合，主要部分3中的阴极可以电连接至外部。

图3通过示出主要部分3的截面来放大示出主要部分3。主要部分3包括台面4、第一掩埋层9b、第二掩埋层11、第三包覆层13和接触层25，这里，台面4包括下包覆层5、有源层7和上包覆层9a。下包覆层5、有源层7和上包覆层9a依次生长在基板10上。基板10可以具有n型导电性，例如，基板可以由以浓度1.0×10¹⁸/cm³掺杂有锡(sn)的n型inp制成。基板10的要进行晶体生长的主表面设置为(100)表面取向。下包覆层5具有与基板10的导电类型相同的导电类型，并可以由以浓度1.0×10¹⁸/cm³掺杂有硅(si)的n型inp制成。下包覆层5可以具有200nm至2000nm的厚度。有源层7具有比下包覆层5的能带间隙波长短的能带间隙，即，有源层7的能带间隙能量大于下包覆层5的能带间隙能量，并且有源层7可以具有由ingaasp或ingaasp系中所涉及的其他材料制成的多量子阱(mqw)的结构。有源层7具有100nm至300nm的厚度。上包覆层9a具有与下包覆层5的导电类型相反的导电类型，并可以由以浓度1.0×10¹⁸/cm³掺杂有锌(zn)的p型inp制成。上包覆层9a可以具有100nm至300nm的厚度。通过对下包覆层5、有源层7和上包覆层9a这些层进行部分蚀刻来形成台面4。台面4具有例如1.5μm至2.0μm的高度。下包覆层5的上表面因形成台面4的工序而露出，台面4中的下包覆层5的上表面、台面4中的有源层7的上表面以及上包覆层9a的上表面都具有与基板10的上表面相同的表面取向。也就是说，这些上表面反映了基板10的表面取向，并变为(100)表面取向。

第一掩埋层9b具有第二导电类型(即，在本实施例中为p型)或可以由具有极高电阻率的半导体层或半绝缘半导体材料制成。当第一掩埋层9b为高电阻率半导体层的类型时，第一掩埋层9b可以掺杂有形成深受主(deepacceptor)的杂质。这些杂质为铁(fe)、钛(ti)、钴(co)等。以浓度7.0×10¹⁶/cm³掺杂有铁(fe)的inp可应用于第一掩埋层9b。此外，以浓度5.0×10¹⁷/cm³掺杂有锌(zn)的inp也可应用于第一掩埋层9b，作为具有第二导电类型(p型)的材料。第一掩埋层9b形成在台面4两侧，以将下包覆层5和有源层7的两侧覆盖起来。本实施例的第一掩埋层9b除了将下包覆层5和有源层7的两侧覆盖起来之外还将上包覆层9a的两侧覆盖起来。第一掩埋层9b的顶部水平高度需要高于有源层7的水平高度。

第二掩埋层11具有与基板10和下包覆层5的导电类型相同的导电类型，并可以由以浓度1.0×10¹⁹/cm³掺杂有硫(s)的n型inp制成。第二掩埋层11设置在第一掩埋层9b上且与第一掩埋层9b接触。当第一掩埋层9b具有第二导电类型(p型)时，第一掩埋层9b和第二掩埋层11使第一掩埋层9b与第二掩埋层11之间的界面处的p-n结反向偏压。两个掩埋层9b和11之间的界面还形成位于台面4两侧的平坦面9c。平坦面9c也设置为如下表面取向：该表面取向与下包覆层5的为了形成台面4进行蚀刻而露出的上表面的表面取向相同。平坦面9c的水平高度高于有源层7的水平高度但低于台面4顶部的水平高度。当平坦面9c的水平高度基本上等于台面4顶部的水平高度时，平坦面9c平滑地连接至台面4顶部，以形成唯一平面。如在本说明书稍后说明的那样，第二掩埋层11在平坦面9c上的部分设置有平坦面11c，并且除了平坦面11c之外还设置有另一表面11d。第二掩埋层11在平坦面11c处的部分具有如下厚度：该厚度比与除了第一掩埋层9b的平坦面9c之外的另一表面9d相对的另一表面11d部分的厚度小，这里，除了平坦面9c和平坦面11c之外的这些表面9d和11d通常分别表现出具有较高指数(例如，(311)、(411)等)的表面取向。在实例中，第二掩埋层11在平坦面11c处的部分相对于平坦面9c具有厚度t，该厚度t比与表面9d相对的表面11d处的厚度的四分之一小，通常可以为50nm至300nm。

第二掩埋层11的两端向上延伸至台面4。具体而言，第二掩埋层11的两端经过台面4边缘将台面4顶部的一部分覆盖起来，这使通向有源层7的电流路径的窗口变窄为小于台面4的顶部宽度。电流路径的宽度w可以为例如0.5μm。第二掩埋层11的延伸到台面4顶部中的部分的厚度基本上等于第一掩埋层9b的平坦面9c处的厚度t。

具有第二导电类型的第三包覆层13可以由与上包覆层9a的材料相同的材料制成。例如，第三包覆层13可以由以浓度1.2×10¹⁸/cm³掺杂有锌(zn)的p型inp制成，并具有2.0μm的厚度。第三包覆层13上设置有接触层25，接触层25可以由如下材料制成：该材料的能带间隙能量小于第三包覆层13的能带间隙能量。本实施例的接触层25可以由以浓度1.5×10¹⁹/cm³掺杂有锌(zn)且厚度为0.5μm的p型ingaasp制成。接触层25设置在第三包覆层13上且与第三包覆层13接触。

接触层25上设置有绝缘层15，绝缘层15覆盖主要部分3的整体。绝缘层15可以由例如氮化硅(sin)、二氧化硅(sio2)等电绝缘硅化合物制成。绝缘层15上设置有金属层17，金属层17可以主要由金(au)制成。绝缘层15设置有位于台面4上方的开口15a。金属层17经由开口15a与接触层25电接触。

再次参考图1和图2，以上所述绝缘层15不仅覆盖主要部分3而且还将包括沟槽31和33在内的整个基板10覆盖起来。金属层17从主要部分3的顶部起经过沟槽31的侧部和底部到达焊盘21，确切的说，到达焊盘21下方。可以主要由金(au)制成的另一个金属层19也设置在绝缘层15上。绝缘层15设置有位于沟槽33底部中的另一个开口，金属层19经由该另一个开口与基板10接触。金属层19从沟槽33底部到达焊盘23，确切的说，到达焊盘23下方。因此，当金属层17和19形成在绝缘层15上时，金属层17和19表现出用于焊盘21和23的底涂层的功能。

接下来，将参考图4至图6对形成由此构成的光学器件1a的方法进行描述，图4至图6示出了各步骤中的光学器件1a的截面。

首先，如图4a所示，该方法通过依次生长下包覆层5、有源层7和上包覆层9a来在基板10上形成半导体叠层29。然后，在半导体叠层29上制备掩模m1，掩模m1可以由通常为二氧化硅(sio2)的电绝缘硅化合物制成。掩模m1具有与台面4的平面形状对应的平面形状。

接下来，该方法通过对上包覆层9a、有源层7和下包覆层5的从掩模m1中露出的部分进行蚀刻来形成台面4。可以通过使用含有四氯化硅(ccl4)的反应气体的所谓的干法蚀刻来进行蚀刻。在该步骤中，如图4b所示，蚀刻停止在下包覆层5的中途。然后，保留掩模m1，该方法选择性地使第一掩埋层9b生长在从台面4两侧露出的第一包覆层5上。第一掩埋层9b至少将下包覆层5的两侧以及有源层7的两侧覆盖起来。当第一掩埋层9b具有p型导电性时，通常来说，p型inp的生长温度和生长压力在540℃至630℃的范围内以及在4.0×10³pa至2.67×10⁴pa的范围内。此外，磷化物源的流量(fp)与铟源的流量(fin)的比率(即，fp/fin)可以在50至150的范围内。在这种生长条件下，由此生长的第一掩埋层9b可以具有位于台面4两侧的平坦面9c，平坦面9c具有如下表面取向：该表面取向反映了从台面4两侧露出的下包覆层5的表面取向，并为例如(100)表面取向；而另一表面11d在平坦面9c的相应外侧具有较高指数的表面取向，例如(311)、(411)等。

如图5b所示，利用例如缓冲氟酸(bhf)来对掩模m1进行部分蚀刻以使掩模m1的边缘后缩，该方法制成另一个掩模m2，该另一个掩模m2的宽度比先前掩模m1的宽度窄。然后，可以选择性地使第二掩埋层11生长在从掩模m2中露出的第一掩埋层9b上。根据本发明的方法的特征在于：在第一掩埋层9b的位于台面4附近的平坦面9c上的第二掩埋层11的生长速率比在第一掩埋层9b的表面9d上的第二掩埋层11的生长速率慢。例如，当第一掩埋层9b的位于台面4附近的平坦面9c具有反映出下包覆层5的(100)平面取向时，第二掩埋层11可以在如下条件下生长：生长温度为540℃至580℃，生长压力为6.67kpa(50托)至26.7kpa(200托)，并且磷化物(p)源的流量fp与铟(in)源的流量fin的比率(fp/fin)为50至150。在这种条件下，由inp制成的第二掩埋层11表明：具有(100)表面取向的第一掩埋层9b的生长速率变为具有(311)、(411)等较高指数的表面取向的第一掩埋层9b的生长速率的四分之一以下。

因为掩模m2的宽度比掩模m1的宽度窄，所以第二掩埋层11不仅可以生长在第一掩埋层9b上而且还可以生长在台面4顶部上，以在台面4顶部上扩展，这可以使电流流动路径比台面4宽度窄。也就是说，第二掩埋层11的该构造可以有效地减少沿着台面4侧部的无效的电流泄漏。

接下来，如图6a所示，该方法在第二掩埋层11和台面4上生长第三包覆层13，然后，如图6b所示，在第三包覆层13上生长接触层25。形成沟槽21和33，沉积绝缘层15并在绝缘层15中形成开口15a和15b；该方法形成金属层17和19，并在各金属层17和19上形成焊盘21和23。因此，完成了形成光学组件1的工序。

由此描述的方法可以借助于金属有机气相外延(movpe)技术来生长半导体层。movpe技术可以使用三甲基乙烯(tma，tri-methyl-ethylene)和磷化氢作为铟(in)和磷化物(p)的源材料。二甲基锌和二茂铁可以用作锌(zn)和铁(fe)的p型掺杂剂。另一方面，硫化氢(h2s)和乙硅烷(si2h6)可以用作硫(s)和硅(si)的n型掺杂剂。

光学器件1a以及形成由此描述的光学器件1a的方法具有多个优点。第一优点在于：第一掩埋层9b的顶面包括位于台面4两侧的平坦面9c，这里，平坦面9c的顶部水平高度高于有源层7的顶部水平高度。因此，形成在第一掩埋层9b上的第二掩埋层11可以有效地将载流子限制在有源层7中，这可以提高从载流子转换至光子的效率。

图11示出了常规bh-ld100的截面，应将bh-ld100的构造与本发明的构造进行比较。也就是说，常规bh-db100设置有第二掩埋层102，第二掩埋层102的位于台面4附近的部分以及远离台面4的其余部分具有均一厚度，这在台面4顶部上形成较厚的第三包覆层13a。换句话说，台面4顶部中的较厚的第二掩埋层102使得第三包覆层13a中形成延长的电流路径，从而增大了上电极与有源层7之间的寄生电阻而降低了发射效率。

另一方面，与除了平坦面9c之外的表面9d的生长速率相比，本发明使第二掩埋层的在平坦面9c部分处的生长速率下降。因此，第二掩埋层11在第一掩埋层9b的平坦面9c上具有变薄区域11c，这意味着：与常规装置100的电流限制区域13a相比，第三包覆层13的电流限制区域13a变得更薄，而且缩短了电流流动路径。因此，可以减小半导体光学器件1a的寄生电阻。此外，第二掩埋层11可以在第一掩埋层9b中的除了平坦面9c之外的另一表面9d上形成为更厚，从而可以有效地将载流子限制在台面4中。

图7至图9示出了inp的多个表面的基于生长温度、氯甲烷(ch3cl)的流量和生长压力的生长速率，这里，用自(100)表面测量的角度表示这些表面，并且使这些生长速率相对于(100)表面的生长速率归一化。

如图7所示，当生长温度变得高于580℃时，生长速率变得相对平坦，即，大体上与表面取向无关。然而，生长温度低于560℃时的生长速率与表面取向强相关。即使相对于(100)表面的角度稍微增加，也会导致生长速率的显著变化。例如，仅5°的角度增量导致生长速率是(100)表面的生长速率的三倍。因此，低于580℃的生长温度可以有效地在第一掩埋层9b上形成较薄的第二掩埋层11。

如图8所示，被添加到用于生长inp的源材料中的氯甲烷(ch3cl)可以提高与(100)表面相比具有更高指数的表面的生长速率。在生长期间，氯甲烷(ch3cl)可以对(100)表面中的inp进行部分蚀刻。因此，增大氯甲烷(ch3cl)的流量可以抑制(100)表面上的inp的生长速率，也就是说，(100)表面与具有较高指数的表面之间的生长速率之差变大。

图9表示各个表面的关于生长压力的归一化生长速率。当生长压力低于50托(13.3kpa)时，具有较高指数的表面的生长速率在与(100)表面的生长速率保持显著差异的同时是不变的。然而，增大生长压力(例如100托(26.6kpa)和200托(53.2kpa))，具有较高指数的表面的生长速率取决于表面角度。相对于(100)表面的微小角度增量提高生长速率。因此，大于13.3kpa的生长压力可以有效地使平坦面11c形成在第二掩埋层11的表面上。如上所述，第二掩埋层11的较薄平坦面可以减小台面4上的第三包覆层13的电阻，借助于上述工序变窄的第二掩埋层使台面4变薄。对腔体长度为150μm的装置而言，借助于本方法而变薄至100nm的第二掩埋层11可以主要因第三包覆层13的变窄部分而将产生的寄生电阻减小至0.49ω。

改型构造

图10示出了对图3所示的半导体器件1a进行修改而得到的半导体器件1b的截面。半导体器件1b的截面具有可与图3所示的截面相区分的如下特征：平坦面9c的顶部水平高度形成为高于台面4的顶部水平高度。然而，图10中的第二掩埋层11也设置有位于第一掩埋层9b的平坦面9c上方的变薄部分，该变薄部分按照根据本发明的由此所述的生长条件形成。因此，有效地减小了台面4上的第三包覆层13的变薄部分的寄生电阻。

虽然出于说明的目的在本文中描述了本发明的具体实例，但是对于本领域的技术人员而言许多修改和变化是显而易见的。例如，以上描述集中于掩埋层由inp制成的情况。然而，本发明及本发明的精神可以应用于除了inp之外的其他材料。本发明还可应用于ii-vi族中的材料以及除了inp之外的iii-v族中的材料。因此，所附权利要求书意图涵盖落入本发明的真实精神和范围内的所有此类修改和变化。

本申请要求2016年1月14日提交的日本专利申请no.2016-005432的优先权，该申请通过引用并入本文。