半导体装置的制作方法

相关申请的引用

本申请以2016年09月15日提出申请的在先的日本国专利申请2016－180340号的权利的利益为基础，并且谋求其利益，通过引用在此包含其全部内容。

这里说明的实施方式总的来说涉及半导体装置。

背景技术：

在信号的传送线路设有用于在esd(electrostaticdischarge：静电放电)中对内部的电子电路进行保护的esd保护二极管。随着信号的高频化发展，正在寻求esd保护二极管的低容量化。

在端子间容量小于1pf的那种容量较小的esd保护二极管中，通常使用了被称作过压保护(crowbar)型电路的电回路。近年来，正在寻求esd保护二极管的小型化。

技术实现要素：

实施方式提供一种减少了动态电阻的半导体装置。

根据一个实施方式，具备第1导电型的基板、设于基板上的第1电极、设于基板上的第2电极、设于基板与第1电极之间并电连接于第1电极的第1导电型的第1半导体区域、设于基板与第2电极之间的第2导电型的第2半导体区域、设于第1半导体区域与第2半导体区域之间以及基板与第2电极之间并电连接于第2电极的第2导电型的第3半导体区域、设于第2半导体区域与第2电极之间并电连接于第2电极的第1导电型的第4半导体区域、设于基板与第2半导体区域之间且第2导电型杂质浓度高于第2半导体区域以及第3半导体区域的第2导电型的第5半导体区域、以及设于第2半导体区域与第3半导体区域之间的第1导电型的第6半导体区域。

根据上述构成的半导体装置，能够提供一种减少了动态电阻的半导体装置。

附图说明

图1是第1实施方式的半导体装置的示意剖视图。

图2是从上方观察第1实施方式的半导体装置时的示意图。

图3是成为第1实施方式的比较方式的半导体装置的示意剖视图。

图4是第2实施方式的半导体装置的示意剖视图。

图5是过压保护型电路的示意图。

具体实施方式

以下，使用附图对本发明的实施方式进行说明。

在本说明书中，有时对相同或者类似的部件标注相同的附图标记，并省略重复的说明。

在本说明书中，为了表示部件等的位置关系，将附图的上方向作为“上”、将附图的下方向作为“下”来叙述。在本说明书中，“上”、“下”的概念并非是一定表示与重力的朝向之间的关系的词语。

以下，以第1导电型为n型、第2导电型为p型的情况为例进行说明。另外，在以下的说明中，n⁺、n、n^－、以及p⁺、p、p^－的表述表示各导电型中的杂质浓度的相对的高低。即，n⁺表示相比于n，n型的杂质浓度相对更高，n^－表示相比于n，n型的杂质浓度相对更低。另外，p⁺表示相比于p，p型的杂质浓度相对更高，p^－表示相比于p，p型的杂质浓度相对更低。此外，有时也将n⁺型、n^－型简记为n型，将p⁺型、p^－型简记为p型。

(第1实施方式)

本实施方式的半导体装置具备第1导电型的基板、设于基板上的第1电极、设于基板上的第2电极、设于基板与第1电极之间并电连接于第1电极的第1导电型的第1半导体区域、设于基板与第2电极之间的第2导电型的第2半导体区域、设于第1半导体区域与第2半导体区域之间以及基板与第2电极之间并电连接于第2电极的第2导电型的第3半导体区域、设于第2半导体区域与第2电极之间并电连接于第2电极的第1导电型的第4半导体区域、设于基板与第2半导体区域的之间且第2导电型杂质浓度高于第2半导体区域以及第3半导体区域的第2导电型的第5半导体区域、以及设于第2半导体区域与第3半导体区域之间的第1导电型的第6半导体区域。

在图5中示出过压保护型电路800的示意图。在图5(a)中示出过压保护型电路800中的二极管的连接。过压保护型电路800具备第1二极管802、第2二极管804、第3二极管806、以及阳极电极808、阴极电极810。

第1二极管802以及第2二极管804是开关二极管。第3二极管806是齐纳二极管。反向上的第3二极管806的esd耐受量比反向上的第1二极管802以及第2二极管804的esd耐受量大。另外，正向上的第3二极管806的esd耐受量比正向上的第1二极管802以及第2二极管804的esd耐受量大。

第1二极管802以及第2二极管804的耐压例如约为80v以上且100v以下。第3二极管806的耐压低于第1二极管802。另外，第3二极管806的耐压例如因减小第2二极管804的容量而低于第2二极管804的耐压。第3二极管806的耐压例如约为5v。

第2二极管804的阳极与第3二极管806的阳极相互电连接。而且，第1二极管802的阳极以及第2二极管804的阴极分别电连接于阳极电极808，第1二极管802的阴极与第3二极管806的阴极分别电连接于阴极电极810。由此，第2二极管804以及第3二极管806与第1二极管802并联连接。

从阳极电极808施加于阴极电极810的esd正向地流入第1二极管802。另一方面，从阴极电极810施加于阳极电极808的esd反向地流入耐压较低第3二极管806，而且正向地流入第2二极管804。

通常，正向上的二极管的esd耐受量比反向上的二极管的esd耐受量大。在过压保护型电路800中，esd耐受量较小的第1二极管802以及第2二极管804中仅在正向上流经esd，esd耐受量较大的第3二极管806中在反向上流经esd。由此，保持了针对正向的esd与反向的esd这两方的esd耐受量。

在图5(b)中示出以各个二极管所具有的容量描述过压保护型电路800的电路。第1二极管802所具有的容量为c1，第2二极管804所具有的容量为c2，第3二极管806所具有的容量为c3。

在图5(c)中示出图5(b)所示的电路的等效电路。在c3充分地大于c2的情况下，能够忽略c3的容量。在该情况下，端子间容量由容量较小的c1与容量较小的c2之和、即c1+c2来表示。由此，在过压保护型电路800中，能够保持针对来自正向与反向这两个方向的esd的esd耐受量，并且实现低容量化。

图1是本实施方式的半导体装置100的示意剖视图。图2是从上方观察本实施方式的半导体装置100时的示意图。沿图2的a－a’线的示意剖视图对应于图1。半导体装置100构成过压保护型电路800。

半导体装置100具备n⁺型的基板2、n型的第1半导体区域10、p^－型的第2半导体区域12、p^－型的第3半导体区域14、n型的第4半导体区域16、p型的第5半导体区域18、n型的第6半导体区域20、p型的第7半导体区域22、p型的第8半导体区域24、n型的第9半导体区域26、p型的第10半导体区域28、p^－型的第11半导体区域30、p^－型的第12半导体区域32、阴极电极40、阳极电极42、以及绝缘层50。

n⁺型的基板2例如是si(硅)等的半导体基板。基板2例如包含约1×10¹⁹cm^－3的n型杂质。

阴极电极40设置在基板2上方。阴极电极40例如由al(铝)形成。阴极电极40是第1电极的一个例子。

阳极电极42设于基板2上方的阴极电极40的侧方。阳极电极42例如由al(铝)形成。阳极电极42是第2电极的一个例子。

阴极电极40以及阳极电极42通过al的溅射以及蚀刻形成。

n型的第1半导体区域10设于基板2与阴极电极40之间。第1半导体区域10例如包含1×10¹⁶cm^－3以上1×10¹⁸cm^－3以下的n型杂质。第1半导体区域10与阴极电极40电连接。

p^－型的第2半导体区域12设于基板2与阳极电极42之间。第2半导体区域12例如包含1×10¹³cm^－3以上1×10¹⁵cm^－3以下的p型杂质。为了使后述的第2二极管804的反向耐压增加而第2半导体区域12的p型杂质浓度较低。

p^－型的第3半导体区域14设于第1半导体区域10与第2半导体区域12之间、以及基板2与阳极电极42之间，并电连接于阳极电极42。第3半导体区域14例如包含1×10¹³cm^－3以上1×10¹⁵cm^－3以下的p型杂质。为了使后述的第1二极管802的反向耐压增加而第3半导体区域14的p型杂质浓度较低。

n型的第4半导体区域16设于第2半导体区域12与阳极电极42之间，并电连接于阳极电极42。第4半导体区域16是将第2半导体区域12与阳极电极42电连接的接触层。第4半导体区域16例如包含1×10¹⁹cm^－3以上1×10²⁰cm^－3以下的n型杂质。

p型的第5半导体区域18设于基板2与第2半导体区域12之间。第5半导体区域18中的p型杂质浓度比第2半导体区域12以及第3半导体区域14中的杂质浓度高，例如为1×10¹⁶cm^－3以上1×10¹⁸cm^－3以下。

n型的第6半导体区域20设于第3半导体区域14与第8半导体区域24之间。或者，第6半导体区域20设于第2半导体区域12与第3半导体区域14之间。第6半导体区域20例如包含1×10¹⁶cm^－3以上1×10¹⁸cm^－3以下的n型杂质。

p型的第7半导体区域22设于第3半导体区域14与阳极电极42之间。第7半导体区域22是将第3半导体区域14与阳极电极42电连接的接触层。第7半导体区域22中的p型杂质浓度比第2半导体区域12以及第3半导体区域14中的p型杂质浓度高，例如为1×10¹⁹cm^－3以上1×10²⁰cm^－3以下。

p型的第8半导体区域24设于第2半导体区域12与第3半导体区域14之间。第8半导体区域24中的p型杂质浓度比第2半导体区域12以及第3半导体区域14中的杂质浓度高，例如为1×10¹⁶cm^－3以上1×10¹⁸cm^－3以下。

n型的第9半导体区域26设于基板2与第1半导体区域10、第3半导体区域14及第6半导体区域20之间。第9半导体区域26例如包含1×10¹⁶cm^－3以上1×10¹⁸cm^－3以下的n型杂质。

p型的第10半导体区域28被设为，第2半导体区域12配置于第7半导体区域22与第10半导体区域28之间。第10半导体区域28中的p型杂质浓度比第2半导体区域12以及第3半导体区域14中的杂质浓度高，例如为1×10¹⁶cm^－3以上1×10¹⁸cm^－3以下。

p^－型的第11半导体区域30设于第8半导体区域24与第6半导体区域20之间、以及第5半导体区域18与第9半导体区域26之间。第11半导体区域30例如包含1×10¹³cm^－3以上1×10¹⁵cm^－3以下的p型杂质。

p^－型的第12半导体区域32被设为，第1半导体区域10配置于第3半导体区域14与第12半导体区域32之间，而且第9半导体区域26配置于第11半导体区域30与第12半导体区域32之间。第12半导体区域32例如包含1×10¹³cm^－3以上1×10¹⁵cm^－3以下的p型杂质。

绝缘层50设于第12半导体区域32与阴极电极40之间、第1半导体区域10与阴极电极40之间的一部分、第1半导体区域10与阳极电极42之间的一部分、第3半导体区域14与阳极电极42之间、第7半导体区域22与阳极电极42之间的一部分、第6半导体区域20、第11半导体区域30、第8半导体区域24、第2半导体区域12以及第10半导体区域28与阳极电极42之间、第4半导体区域16与阳极电极42之间的一部分。绝缘层50使上述的半导体区域与电极之间电绝缘。

绝缘层50例如通过如下方式形成：在形成于半导体层上方的未图示的热氧化膜上形成udo(undopedoxide，无掺杂的氧化物)或者bpsg(boronphosphorussiliconglass，硼磷硅玻璃)，之后，通过蚀刻等将第1半导体区域10上、第4半导体区域16上以及第7半导体区域22上的绝缘层50去除。

第3半导体区域14与第1半导体区域10构成过压保护型电路800的第1二极管802。第2半导体区域12与第4半导体区域16构成过压保护型电路800的第2二极管804。第5半导体区域18与基板2构成过压保护型电路800的第3二极管806。在半导体装置100中，从阳极电极42流向第1二极管802的静电流经第1半导体区域10而到达阴极电极40。另外，流向第2二极管804以及第3二极管806的静电在从阴极电极40流经第1半导体区域10、第9半导体区域26以及基板2之后，到达第3二极管806。之后，通过第5半导体区域18以及第2半导体区域12而到达第2二极管804。之后，静电通过第4半导体区域16而到达阳极电极42。

也可以在阴极电极40以及阳极电极42与半导体层之间设有未图示的由ti(钛)/w(钨)构成的阻挡金属(barriermetal)。阻挡金属抑制使用于阴极电极40以及阳极电极42的al的、向半导体层的扩散。

p^－型的第2半导体区域12、p^－型的第3半导体区域14、p^－型的第11半导体区域30以及p^－型的第12半导体区域32例如通过si的外延生长形成在基板2上方。通过上述的外延生长形成在基板2上方的p^－型层的膜厚例如约为10μm。n型的第1半导体区域10、n型的第4半导体区域16、p型的第5半导体区域18、n型的第6半导体区域20、p型的第7半导体区域22、p型的第8半导体区域24、n型的第9半导体区域26、p型的第10半导体区域28通过在利用外延生长法形成在基板2上方的p^－型半导体区域埋入例如si的扩散层而形成。

在半导体装置100中使用的n型杂质例如是p(磷)。另外，在半导体装置100中使用的p型杂质例如是b(硼)。

基板2与第3半导体区域14之间的第1距离l1和基板2与阴极电极40之间的第2距离l2之和，比第3半导体区域14与阴极电极40之间的第3距离l3长。

第8半导体区域24与第10半导体区域28优选的是在第2半导体区域12的周围包围第2半导体区域12而设置。另外，第1半导体区域10与第6半导体区域20优选的是在第3半导体区域14的周围包围第3半导体区域14的周围而设置。由此，能够防止形成于第2半导体区域12内的耗尽层与形成于第3半导体区域14内的耗尽层的重叠。在图2中，第8半导体区域24与第10半导体区域28具有一体化的环型的形状，且包围第2半导体区域12的周围而设置。另外，第1半导体区域10与第6半导体区域20具有一体化的环型的形状，且包围第3半导体区域14的周围而设置。

本实施方式的半导体区域的杂质浓度、宽度、形状以及膜厚能够通过例如spm(scanningprobemicroscope：扫描式探测器显微镜)、ssrm(scanningspreadingresistancemicroscopy：扫描式扩展电阻显微镜)、二次离子质量分析法(secondaryionmassspectrometry：sims)、scm(scanningcapacitancemicroscopy：扫描式静电电容显微镜)tem(transmissionelectronmicroscope：透射式电子显微镜)－edx(energydispersivex－rayspectroscopy)、em―eels(electronenergy－lossspectroscopy)等分析方法，或者通过组合上述的分析方法而测定。

接下来，对本实施方式的作用效果进行说明。

至此为止具有过压保护型电路的esd保护二极管被制作为模压封装(moldpackage)品。在作为模压封装品的esd保护二极管中，在基板2上方仅设有阳极电极42，基板2发挥阴极电极40的作用。即，在半导体装置的上部设有阳极电极42，而且在半导体装置的下部设有阴极电极。在该情况下，在模压封装的第1框架载置有基板2，基板2与第1框架电连接。另外，模压封装的第2框架通过引线结合等与阳极电极42电连接。由此，半导体装置作为esd保护二极管发挥功能。

但是，若esd保护二极管的大小变小，则模塑品的制作变难，因此期望通过芯片lga(landgridarray，平面网格阵列封装)来制作。在该情况下，优选的是不仅将阳极电极42设于半导体装置100的上部，也将阴极电极40设于半导体装置100的上部。

图3是成为本实施方式的比较方式的半导体装置900的示意剖视图。在半导体装置900中，第3半导体区域14与第9半导体区域26构成了过压保护型电路800的第1二极管802。而且，通过在基板2上方设置第13半导体区域34，将设于半导体装置900上的阴极电极40与基板2电连接，由此将阳极电极42与阴极电极40这两方设于半导体装置900的上部。

但是，由于第13半导体区域34那种扩散层具有较大的电阻成分，因此过压保护型电路800的动态电阻变大，特性恶化。

另外，由于第2半导体区域12以及第3半导体区域14形成较大的耗尽层而减小了第1二极管802以及第2二极管804的容量，因此优选的是具有一定的体积。在该情况下，难以减小第2半导体区域12以及第3半导体区域14的膜厚，因此第13半导体区域34的膜厚以某种程度变大。因此，存在过压保护型电路800的动态电阻变大、特性恶化这一问题。

也考虑取代第13半导体区域34而设置金属、多晶硅等的导电性材料。但是，在该情况下，存在制造工序变得复杂这一问题。

在本实施方式的半导体装置100中，第3半导体区域14与第1半导体区域10构成第1二极管802。换言之，在半导体装置100中，与基板2的面平行地设有第1二极管802。由此，通入第1二极管802的静电未通入第9半导体区域26、基板2而到达了阴极电极40。由此，能够提供减少了动态电阻的半导体装置100。

基板2与第3半导体区域14之间的第1距离l1和基板2与阴极电极40之间的第2距离l2之和，比第3半导体区域14与阴极电极40之间的第3距离l3长，使得从阳极电极42到达第3半导体区域14的静电容易不通入第9半导体区域26以及基板2而是直接进入第1半导体区域10。由此，第3半导体区域14与第1半导体区域10容易作为第1二极管802发挥功能，进而能够提供减少了动态电阻的半导体装置100。

第8半导体区域24以及第10半导体区域28在第2半导体区域12的周围包围第2半导体区域12而设置，而且，第1半导体区域10以及第6半导体区域20在第3半导体区域14的周围包围第3半导体区域14而设置，由此能够防止形成于第2半导体区域12内的耗尽层与形成于第3半导体区域14内的耗尽层的重叠。

以上，根据本实施方式的半导体装置100，能够提供减少了动态电阻的半导体装置。

(第2实施方式)

本实施方式的半导体装置200具备第1导电型的第1半导体区域、第2导电型的第2半导体区域、设于第1半导体区域与第2半导体区域之间的第2导电型的第3半导体区域、设于第1半导体区域上方并电连接于第1半导体区域的第1电极、设于第2半导体区域上方以及第3半导体区域上方并电连接于第3半导体区域的第2电极、设于第2半导体区域与第2电极之间并电连接于第2电极的第1导电型的第4半导体区域、设于第2半导体区域与第3半导体区域之间且第2导电型杂质浓度高于第2半导体区域以及第3半导体区域的第2导电型的第5半导体区域、以及设于第3半导体区域与第5半导体区域之间并电连接于第1电极的第1导电型的第6半导体区域。这里，对于与第1实施方式重复的内容省略记载。

图4是本实施方式的半导体装置200的示意剖视图。

第1实施方式中的第5半导体区域18对应于本实施方式中的第8半导体区域24。第1实施方式中的第8半导体区域24对应于本实施方式中的第5半导体区域18。

在本实施方式的半导体装置200中，第3半导体区域14与第1半导体区域10构成第1二极管802。另外，第5半导体区域18与第6半导体区域20相互接触而构成第3二极管806。由此，第1二极管802以及第3二极管806可以说是平行于基板2的面而设置。

另外，阴极电极40与第6半导体区域20电连接。由此，从阴极电极40进入的静电流经第6半导体区域20而通入第3二极管806。由此，静电未通入基板2、第8半导体区域24以及第9半导体区域26，因此能够进一步减少动态电阻。

此外，例如如图2所示，第1半导体区域10与第6半导体区域20具有一体化的环型的形状，第1半导体区域10与第6半导体区域20包围第3半导体区域14的周围而设置，由此能够经由第1半导体区域10进行阴极电极40与第6半导体区域20的电连接。

根据本实施方式的半导体装置200，更加能够提供减少了动态电阻的半导体装置。

虽然说明了本发明的几个实施方式以及实施例，但这些实施方式以及实施例只是作为例子而提出的，并非意图限定发明的范围。这些新的实施方式能够通过其他各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式、其变形包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明与其等效物的范围内。