薄膜晶体管及薄膜晶体管的制造方法与流程

相关申请的交叉参考

本申请基于2016年2月8日提出的日本专利申请no.2016-022043主张优先权，在此援引其全部内容以作参考。

本发明的实施方式涉及薄膜晶体管及薄膜晶体管的制造方法。

背景技术：

作为例如液晶显示器等显示装置或各种控制电路等中应用的薄膜晶体管，开发了在半导体层中使用了氧化物半导体的薄膜晶体管。

上述那样的薄膜晶体管具备设置于绝缘基板的上方的氧化物半导体层、源电极、漏电极等。由于形成源电极及漏电极时的蚀刻，有时氧化物半导体层受到损伤，导致阈值电压的偏移的增加、tft特性的劣化。因此，在专利文献1中提出了一种技术：在源电极及漏电极的蚀刻时，在源电极与漏电极之间薄薄地保留导电层，并使该导电层化学变化成半导体或绝缘体。

技术实现要素：

根据本实施方式，提供一种薄膜晶体管的制造方法，其中，在第1绝缘膜上形成氧化物半导体层，在上述氧化物半导体层上形成由钼或钼合金构成的第1导电层，在上述第1导电层上形成第2导电层，在上述第2导电层上形成抗蚀剂掩模，利用上述抗蚀剂掩模对上述第2导电层进行干式蚀刻，由此形成第1导电部及第2导电部。

根据本实施方式，提供一种薄膜晶体管，其具备配置于第1绝缘膜上的氧化物半导体层、配置于上述第1绝缘膜及上述氧化物半导体层的上方的第1导电部及第2导电部、位于上述第1导电部与上述氧化物半导体层之间的第3导电部、和位于上述第2导电部与上述氧化物半导体层之间的第4导电部，所述第3导电部与上述第1导电部和上述氧化物半导体层相接且与上述第1导电部一起形成第1电极，所述第4导电部与上述第2导电部和上述氧化物半导体层相接且与上述第2导电部一起形成第2电极，上述第1电极和上述第2电极空开间隔而配置，上述第3导电部及上述第4导电部通过钼或钼合金来形成。

本实施方式可以提供能够降低电特性的不均的薄膜晶体管及薄膜晶体管的制造方法。

附图说明

图1是表示本实施方式的薄膜晶体管的构成的截面图。

图2是用于说明上述实施方式的薄膜晶体管的制造方法的截面图。

图3是用于说明继图2之后的上述薄膜晶体管的制造方法的截面图。

图4是用于说明继图3之后的上述薄膜晶体管的制造方法的截面图。

图5是用于说明继图4之后的上述薄膜晶体管的制造方法的截面图。

具体实施方式

以下，对本实施方式参照附图进行说明。另外，公开内容到底不过是一个例子，关于本领域技术人员对于保持发明的主旨的适当变更容易想到的内容，当然包含在本发明的范围内。此外，附图为了使说明更明确，与实际的方式相比，有时对于各部的宽度、厚度、形状等示意性进行表示，到底是一个例子，并不限定本发明的解释。此外，在本说明书和各图中，对与关于前文所述的图、上述的要素发挥相同或类似的功能的构成要素标注相同的参照符号，有时适当省略重复的详细的说明。

图1是表示本实施方式的薄膜晶体管1的构成的截面图。本实施方式中，将第3方向z的正的方向定义为上或上方，将第3方向z的负的方向定义为下或下方。此外，在记为“第1部件的上方的第2部件”及“第1部件的下方的第2部件”时，第2部件可以与第1部件相接，或者也可以离开第1部件而配置。在后者的情况下，在第1部件与第2部件之间，也可以夹着第3部件。另一方面，在记为“第1部件上的第2部件”及“第1部件下的第2部件”时，第2部件与第1部件相接。

绝缘基板10例如由玻璃等具有绝缘性的材料形成。薄膜晶体管1形成于绝缘基板10的上方。在图示的例子中，薄膜晶体管1具备栅电极gw、氧化物半导体层sc、第1电极el1及第2电极el2等。本实施方式的薄膜晶体管1为底栅型的薄膜晶体管。

栅电极gw形成于绝缘基板10的上方。本实施方式中，栅电极gw形成于绝缘基板10上。栅电极gw例如通过铜(cu)、铝(al)、钛(ti)、钼(mo)、钨(w)中的任一者、或包含它们中的至少1者的合金等金属材料来形成。另外，与本实施方式不同，在绝缘基板10与栅电极gw之间，例如也可以形成有使用了氧化硅(sio)的绝缘膜作为基底层。

第1绝缘膜11形成于栅电极gw及绝缘基板10上，将栅电极gw及绝缘基板10覆盖。第1绝缘膜11例如通过使用了氧化硅的氧化硅层来形成。另外，第1绝缘膜11例如也可以具有包含氧化硅层和使用了氮化硅(sin)的氮化硅层的层叠结构。这种情况下，优选在第1绝缘膜11的最上方配置有氧化硅层。

氧化物半导体层sc配置于第1绝缘膜11上。氧化物半导体层sc在第3方向z上与栅电极gw相向。氧化物半导体层sc例如通过包含铟(in)、镓(ga)、锌(zn)、锡(sn)中的至少1者的氧化物来形成。作为形成氧化物半导体层sc的代表例，例如有氧化铟镓锌(igzo)、氧化铟镓(igo)、氧化铟锌(izo)、氧化锌锡(znsno)、氧化锌(zno)等。

第1电极el1及第2电极el2配置于第1绝缘膜11上，其一部分配置于氧化物半导体层sc上。第1电极el1及第2电极el2在氧化物半导体层sc的上方空开间隔而配置。当第1电极el1作为源电极发挥功能时，第2电极el2作为漏电极发挥功能。另一方面，当第1电极el1作为漏电极发挥功能时，第2电极el2作为源电极发挥功能。第1电极el1具备第1导电部101和第3导电部103。第2电极el2具备第2导电部102和第4导电部104。

第1导电部101及第2导电部102配置于第1绝缘膜11及氧化物半导体层sc的上方。虽然在后面叙述，但第1导电部101及第2导电部102由同一材料通过同一工序来形成。例如，第1导电部101及第2导电部102也可以分别是钛的层及铝的层层叠而形成的。

第3导电部103及第4导电部104配置于第1绝缘膜11上，其一部分配置于氧化物半导体层sc上。第3导电部103位于第1导电部101与氧化物半导体层sc之间，与第1导电部101和氧化物半导体层sc相接。第4导电部104位于第2导电部102与氧化物半导体层sc之间，与第2导电部102和氧化物半导体层sc相接。虽然在后面叙述，但第3导电部103及第4导电部104由同一材料通过同一工序来形成，例如通过钼系材料来形成。本实施方式中，第3导电部103及第4导电部104使用钼钨(mow)来形成。

另外，第1导电部101及第2导电部102为层叠体，该层叠体具备配置于第3导电层103及第4导电层104上且使用钛(ti)而形成的第1层、配置于第1层上且使用铝(al)或铝合金而形成的第2层、和配置于第2层上且使用钛(ti)而形成的第3层。

第2绝缘膜12形成于氧化物半导体层sc、第1电极el1及第2电极el2上，将氧化物半导体层sc、第1电极el1及第2电极el2覆盖。第2绝缘膜12例如通过氧化硅等氧化物绝缘材料来形成。第3绝缘膜13形成于第2绝缘膜12上，将第2绝缘膜12覆盖。第3绝缘膜13例如通过氮化硅来形成。

接着，对本实施方式的薄膜晶体管1的制造方法使用图2到图5进行说明。

图2是用于说明上述实施方式的薄膜晶体管1的制造方法的截面图。

首先，在绝缘基板10上，通过一般已知的方法形成栅电极gw。例如，在绝缘基板10上将金属膜成膜，通过对上述金属膜实施图案化，形成栅电极gw。其中，例如栅电极gw的第3方向z的厚度约为300nm。接着，在形成有栅电极gw的绝缘基板10上，例如使用等离子体cvd(chemicalvapordeposition，化学气相沉积)法，形成例如由氧化硅构成的第1绝缘膜11。接着，在第1绝缘膜11上，例如使用溅射法，形成由含有铟(in)、镓(ga)、锌(zn)、锡(sn)中的至少1种的氧化物构成的氧化物半导体层sca。接着，在氧化物半导体层sca上形成抗蚀剂掩模，利用该抗蚀剂掩模，将氧化物半导体层sca使用例如草酸进行湿式蚀刻。由此，在第1绝缘膜11上形成例如岛状的氧化物半导体层sc。之后，将氧化物半导体层sc上的抗蚀剂掩模剥离。其中，例如氧化物半导体层sc的第3方向z的厚度约为75nm。

图3是用于说明继图2之后的上述薄膜晶体管1的制造方法的截面图。

接着，如图3中所示的那样，在绝缘基板10及氧化物半导体层sc上，例如使用溅射法形成由钼系材料构成的第1导电层134。作为上述钼系材料，可列举出钼及钼合金。本实施方式中，第1导电层134使用钼钨(mow)来形成。之后，在第1导电层134上，使用例如溅射法形成第2导电层112。在图示的例子中，第2导电层112具备第1层112a、第2层112b和第3层112c，由第1层112a、第2层112b及第3层112c的层叠体形成。第1层112a形成于第1导电层134上。第2层112b形成于第1层112a上。第3层112c形成于第2层112b上。第1层112a及第3层112c通过钛来形成，第2层112b通过铝或铝合金来形成。例如，第2导电层112的第3方向z的厚度约为400nm。此时，例如，第1层112a约为50nm，第2层112b约为300nm，第3层112c约为50nm。

图4是用于说明继图3之后的上述薄膜晶体管1的制造方法的截面图。

如图4中所示的那样，接着，在第2导电层112上，通过一般已知的方法形成抗蚀剂掩模16。例如，在第2导电层112上形成抗蚀膜，通过对抗蚀膜使用光致蚀刻法实施图案化来形成抗蚀剂掩模16。抗蚀剂掩模16形成于要形成第1电极el1及第2电极el2的区域上。之后，通过利用了抗蚀剂掩模16的干式蚀刻，对第2导电层112进行蚀刻。由此，由第2导电层112形成第1导电部101及第2导电部102。其中，作为用于干式蚀刻的气体，例如使用氯系的气体。氯系的气体是指包含氯的蚀刻气体。此外，本实施方式中，由于第1导电层134与第2导电层112的选择比不同，所以通过干式蚀刻，第2导电层112被削去，第1导电层134没有被削去。即，在第2导电层112被干式蚀刻时，氧化物半导体层sc被第1导电层134覆盖，干式蚀刻的气体不会到达氧化物半导体层sc。因此，第1导电层134能够在干式蚀刻时难以产生对氧化物半导体层sc的影响。

图5是用于说明继图4之后的上述薄膜晶体管1的制造方法的截面图。

如图5中所示的那样，接着，通过以第1导电部101、第2导电部102、及抗蚀剂掩模16作为掩模的湿式蚀刻，对第1导电层134进行蚀刻。由此，由第1导电层134形成第3导电部103及第4导电部104。第3导电部103及第4导电部104的第3方向z的厚度约为20nm。其中，在第1导电层134的湿式蚀刻中，例如使用磷硝醋酸等混酸。第1导电部101及第3导电部103彼此重叠来形成第1电极el1。此外，第2导电部102及第4导电部104彼此重叠来形成第2电极el2。

接着，将抗蚀剂掩模16通过抗蚀剂剥离液而除去。之后，如图1中所示的那样，在氧化物半导体层sc、第1电极el1及第2电极el2上，例如使用等离子体cvd法形成例如由氧化硅构成的第2绝缘膜12。

接着，如图1中所示的那样，在第2绝缘膜12上，例如使用cvd法沉积例如氮化硅，形成作为保护膜的第3绝缘膜13。

根据本实施方式，在形成薄膜晶体管1时，在氧化物半导体层sc上形成第1导电层134，在第1导电层134上形成第2导电层112。第1导电层134与第2导电层112的选择比不同。因此，在对第2导电层112进行干式蚀刻的工序中，由于第1导电层134基本没有被削去，所以干式蚀刻的气体不会到达氧化物半导体层sc。因此，能够抑制氧化物半导体层sc的因干式蚀刻的气体而造成的损伤及膜减少。因而，能够抑制氧化物半导体层sc的膜厚的不均等，能够抑制因氧化物半导体层sc的膜厚的不均等而产生的阈值电压的不均的发生。

此外，在对第2导电层112进行干式蚀刻后，以抗蚀剂掩模16、第1导电部101及第2导电部102作为掩模，氧化物半导体层sc上的第1导电层134被湿式蚀刻。此时，通过湿式蚀刻，氧化物半导体层sc基本没有被削去。即，本实施方式中的氧化物半导体层sc的膜减少量与在没有形成第1导电层134时产生的膜减少量相比大幅降低。

如以上说明的那样，根据本实施方式，能够得到可以降低电特性的不均的薄膜晶体管及薄膜晶体管的制造方法。

另外，也可以与上述的薄膜晶体管1的制造方法不同，将对第1导电层134进行湿式蚀刻的工序和剥离抗蚀剂掩模16的工序的顺序交换。在先进行抗蚀剂掩模16的剥离的工序的情况下，由于氧化物半导体层sc被第1导电层134覆盖，所以在抗蚀剂剥离时能够抑制在氧化物半导体层sc中产生膜减少。但是，也可以如上述的实施方式那样，先进行第1导电层134的湿式蚀刻的工序。氧化物半导体层sc的因干式蚀刻而造成的损伤越大，抗蚀剂剥离时的氧化物半导体层sc的膜减少量越大。本实施方式中，由于对氧化物半导体层sc的因干式蚀刻而造成的损伤得到抑制，所以抗蚀剂剥离时的氧化物半导体层sc的损伤与氧化物半导体层sc被暴露于干式蚀刻的气体中时相比能够大幅抑制。

此外，本实施方式中所示的薄膜晶体管1能够应用于液晶显示装置或有机电致发光(el)显示装置、其他的自发光型显示装置、或具有电泳元件等的电子纸型显示装置等所有的平板型的显示装置。

此外，对本发明的一些实施方式进行了说明，但这些实施方式是作为例子而提出的，并不试图限定发明的范围。这些新型的实施方式能够以其它各种方式来实施，在不脱离发明的主旨的范围内，可以进行各种省略、置换、变更。这些实施方式或其变形包含在发明的范围和主旨中，同时包含在权利要求书中记载的发明和其均等的范围内。