电感器结构的制作方法

本发明的实施例涉及半导体领域，更具体地涉及一种电感器结构。

背景技术：

近场通讯(nfc)或无线充电是短程、高频无线通信技术，并且包含非接触射频识别(rfid)和互连技术。nfc技术可应用于诸如信用卡、身份证、智能手机、平板电脑等产品中，以提供诸如身份验证和交易付款等服务。因此，期望改善nfc的通信质量并增加其通信距离。

技术实现要素：

本发明的实施例提供了一种电感器结构，包括：第一表面和与所述第一表面相交的第二表面；第一导电图案，形成在所述第一表面上；第二导电图案，形成在所述第二表面上，其中，所述第一导电图案与所述第二导电图案连接。

本发明的实施例还提供了一种电感器结构，包括：第一导电图案，具有多个导电金属；第一介电层，封装所述第一导电图案；以及第二导电图案，位于所述第一介电层上；其中，所述第二导电图案与所述第一导电图案的第一导电金属和第二导电金属电连接。

本发明的实施例还提供了一种电感器结构，包括：第一载体，具有第一表面；第一导电图案，位于所述第一载体的所述第一表面上；第二载体，位于所述第一载体的一个边缘处，所述第二载体具有与所述第一载体的所述第一表面垂直的第二表面；以及第二导电图案，位于所述第二载体的所述第二表面上，其中，所述第二导电图案与所述第一导电图案电连接。

附图说明

结合附图阅读以下详细说明，可更好地理解本发明的各实施例。应注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各种部件的尺寸可随意放大或缩小。

图1a为根据一些实施例的半导体封装器件的三维(3d)图。

图1b为根据一些实施例的图1a所示半导体封装器件的侧视图。

图2为根据一些实施例的半导体封装器件的3d图。

图3为根据一些实施例的半导体封装器件的3d图。

图4为根据一些实施例的半导体封装器件的3d图。

图5为根据一些实施例的半导体封装器件的3d图。

图6为根据一些实施例的半导体封装器件的3d图。

图7为根据一些实施例的半导体封装器件的框图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。

虽然给出本发明广阔范围的数值范围和参数为近似值，但是特定实例中给出的数值报告为尽可能的准确。但是，任何数字值都包含某些由各测试量度中标准差所造成的固有误差。此外，文中所使用的术语“大约”通常表示给定值或范围内的10％、5％、1％或0.5％。或者，术语“大约”表示位于本领域内普通技术人员所理解的平均值的可接受标准误差范围内。不同于操作/工作实例，或除非另有明确规定，本文公开的诸如用于材料数量、时间长度、温度、操作条件、数量比例及类似内容的所有数值范围、数量、值和百分比在所有示例中均应理解为由术语“大约”修饰。因此，除非有相反说明，本公开和附属权利要求中列举的数值参数为能够按照需要变化的近似值。各数值参数应至少根据报告的有效位的数字并使用常规舍入法来理解。在本文中，范围可表示为从一端点至另一端点，或者两端点之间。文中公开的所有范围均包含端点，除非另有说明。

图1a示出了根据本公开的一个实施例的半导体封装器件1的三维(3d)图。半导体封装器件1具有六个表面，分别为底面10、四个侧面11、12、13和14以及顶面15。顶面15与底面10相对。四个侧面11、12、13和14在顶面15和底面10之间延伸，且与顶面15和底面10大体垂直。侧面11与侧面12相对且与侧面13和14大体垂直。

半导体封装器件1的底面10具有导电图案10a。导电图案10a可为任意导电材料，诸如，铜、镍、铝、钨、钛以及其任意组合等。如图1a所示，导电图案10a具有多个导电金属。导电图案10a的导电金属彼此分离且相互大体平行。

半导体封装器件1的侧面11具有导电图案11a。导电图案11a可为任意导电材料，诸如，铜、镍、铝、钨、钛以及其任意组合等。导电图案11a具有多种分离的导电金属。导电图案11a的各导电金属与导电图案10a的对应导电金属连接。

半导体封装器件1的侧面12具有导电图案12a。导电图案12a可为任意导电材料，诸如，铜、镍、铝、钨、钛以及其任意组合等。导电图案12a具有多个分离的导电金属。导电图案12a的各导电金属与导电图案10a的对应导电金属连接。

底面10上的导电图案10a、侧面11上的导电图案11a以及侧面12上的导电图案12a共同界定线圈、电感器或变压器。在本公开的一些实施例中，线圈、电感器或变压器可与集成在半导体封装器件1中的电路(未示出)连接，以形成发射器或接收器。或者，线圈、电感器或变压器可与半导体封装器件1外部的电路连接，以形成发射器或接收器。

基于电磁感应理论，两个电感器应相互平行放置，以获得最大功率交换。例如，为让接收器接收来自发射器的最大功率，接收器的电感器应平行于发射器的电感器设置。即，接收器的电感器应与发射器的电感器对齐。在一些实施例中，半导体封装器件仅具有位于一个表面上的导电图案，因此半导体封装器件的电感器的磁场仅可在一个方向上传输或接收。所以，接收器的电感器应与发射器的电感器对齐，以接收最大磁场，从而导致发射器和接收器的设计或放置不灵活。

如图1a所示，由于半导体封装器件1具有位于三个表面上的导电图案，所以其可在三个方向(即垂直于底面10的方向、垂直于侧面11的方向以及垂直于侧面12的方向)上接收或传输磁场。与仅一个表面上具有导电图案的半导体封装器件相比，图1a所示的半导体封装器件1可以更灵活地设计或放置以接收或传输磁场。此外，在发射器和接收器未对齐的情况下，图1a所示的半导体封装器件1具有较好的通信质量。

图1b示出图1a中的半导体封装器件1的侧面11的侧视图。半导体封装器件1包括多个堆叠载体20、21、22、23、24和25。

在一些实施例中，载体20可为衬底或印刷电路板，诸如陶瓷衬底、基于纸张的纸基铜箔层压板、复合铜箔层压板或、基于聚合物浸渍的玻璃纤维铜箔层压板。或者，载体20可为任意介电层，诸如硼磷硅酸盐玻璃(bpsg)、氧化硅、氮化硅、氮氧化硅、未掺杂的硅玻璃(usg)及其任意组合等。

导电图案10a位于载体20的顶面上。导电图案10a可为任意导电材料，诸如，铜、镍、铝、钨、钛以及其任意组合等。导电图案具有多个导电金属10a1、10a2、10a3、10a4、10a5、10a6、10a7、10a8、10a9和10a10，其中，所有导电金属彼此分离。

载体21位于载体20之上，以封装导电图案10a。载体20可为任意介电层，诸如模塑料、预浸渍复合纤维(诸如预浸材料)、bpsg、氧化硅、氮化硅、氮氧化硅、usg及其任意组合等。模塑料的实例可包含但不局限于其中分散有填充剂的环氧树脂。预浸材料的实例可包含但不局限于通过堆叠或层压若干预浸渍材料/板形成的多层结构。

导电金属21a位于载体21的顶面上。导电图案21a可为任意导电材料，诸如，铜、镍、铝、钨、钛以及其任意组合等。在一些实施例中，导电金属21a按与第一载体20上的各导电金属大体垂直的方向设置。或者，导电金属21a可基于设计要求，按任意方向设置。通孔21v穿过载体21，并将导电金属21a电连接至导电金属10a5和10a6。在一些实施例中，导电金属21a可为载体21上方的再分布层(rdl)。

载体22位于载体21之上，以封装导电图案21a。载体22可为任意介电层，诸如模塑料、预浸渍复合纤维(诸如预浸材料)、bpsg、氧化硅、氮化硅、氮氧化硅、usg及其任意组合等。模塑料的实例可包含但不局限于其中分散有填充剂的环氧树脂。预浸材料的实例可包含但不局限于通过堆叠或层压若干预浸渍材料/板形成的多层结构。

导电金属22a位于载体22的顶面上。导电图案22a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。在一些实施例中，导电金属22a按与第一载体20上的各导电金属大体垂直的方向设置。或者，导电金属22a可基于设计要求，按任意方向设置。通孔22v穿过载体22和21，并将导电金属22a电连至导电金属10a4和10a7。在一些实施例中，导电金属22a可为载体22上方的再分布层(rdl)。

载体23位于载体22之上，以封装导电图案22a。载体23可为任意介电层，诸如模塑料、预浸渍复合纤维(诸如预浸材料)、bpsg、氧化硅、氮化硅、氮氧化硅、usg及其任意组合等。模塑料的实例可包含但不局限于其中分散有填充剂的环氧树脂。预浸材料的实例可包含但不局限于通过堆叠或层压若干预浸渍材料/板形成的多层结构。

导电金属23a位于载体23的顶面上。导电图案23a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。在一些实施例中，导电金属23a按与第一载体20上的各导电金属大体垂直的方向设置。或者，导电金属23a可基于设计要求，按任意方向设置。通孔23v穿过载体23、22和21，并将导电金属23a电连至导电金属10a3和10a8。在一些实施例中，导电金属23a可为载体23上方的再分布层(rdl)。

载体24位于载体23之上，以封装导电图案23a。载体24可为任意介电层，诸如模塑料、预浸渍复合纤维(诸如预浸材料)、bpsg、氧化硅、氮化硅、氮氧化硅、usg及其任意组合等。模塑料的实例可包含但不局限于其中分散有填充剂的环氧树脂。预浸材料的实例可包含但不局限于通过堆叠或层压若干预浸渍材料/板形成的多层结构。

导电金属24a位于载体24的顶面上。导电图案24a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。在一些实施例中，导电金属24a按与第一载体20上的各导电金属大体垂直的方向设置。或者，导电金属24a可基于设计要求，按任意方向设置。通孔24v穿过载体24、23、22和21，并将导电金属24a电连接至导电金属10a2和10a9。在一些实施例中，导电金属24a可为载体24上方的再分布层(rdl)。

载体25位于载体24之上，以封装导电图案24a。载体25可为任意介电层，诸如模塑料、预浸渍复合纤维(诸如预浸材料)、bpsg、氧化硅、氮化硅、氮氧化硅、usg及其任意组合等。模塑料的实例可包含但不局限于其中分散有填充剂的环氧树脂。预浸材料的实例可包含但不局限于通过堆叠或层压若干预浸渍材料/板形成的多层结构。

导电金属25a位于载体25的顶面上。导电图案25a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。在一些实施例中，导电金属25a按与第一载体20上的各导电金属大体垂直的方向设置。或者，导电金属25a可基于设计要求，按任意方向设置。通孔25v穿过载体25、24、23、22和21，并将导电金属25a电连接至导电金属10a1和10a10。在一些实施例中，导电金属25a可为载体25上方的再分布层(rdl)。

导电金属21a、22a、23a、24a、25a和通孔21v、22v、23v、24v、25v共同形成位于如图1a所示的半导体封装器件1的侧表面11上的导电图案11a。通孔21v、22v、23v、24v、25v为垂直设置的导电材料，以连接相邻层的导电金属，并且其在本文中可被称为导电接触件。在一些实施例中，根据各种封装设计，半导体芯片或半导体晶粒内嵌在一个或多个载体21、22、23、24和25中，并电连接至对应导电金属21a、22a、23a、24a和25a或通孔21v、22v、23v、24v和25v上。如上所述，由于半导体封装器件1具有位于底面10和侧面11和12上的导电图案，其可在三个方向上接收或传输磁场。与仅一个表面上具有导电图案的半导体封装器件相比，图1a所示的半导体封装器件1可以更灵活地设计或放置以接收或传输磁场。此外，在发射器和接收器未对齐的情况下，图1a所示的半导体封装器件1具有较好的通信质量。

图2示出了根据本公开的一个实施例的半导体封装器件3的三维图。半导体封装器件3具有六个表面，分别为底面30、四个侧面31、32、33和34以及顶面35。顶面35与底面30相对。四个侧面31、32、33和34在顶面35和底面30之间延伸，且与顶面35和底面30大体垂直。侧面31与侧面32相对且与侧面33和34大体垂直。

半导体封装器件3的底面30具有导电图案30a。导电图案30a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。如图2所示，导电图案30a具有多个导电金属。导电图案30a的导电金属彼此分离且相互大体平行。

半导体封装器件3的侧面31具有导电图案31a。导电图案31a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案31a具有多个导电金属。导电图案31a的导电金属彼此分离且相互平行。导电图案31a的各导电金属与导电图案30a的对应导电金属连接。

半导体封装器件3的侧面32具有导电图案32a。导电图案32a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案32a具有多个导电金属。导电图案32a的导电金属彼此分离且相互平行。导电图案32a的各导电金属与导电图案20a的对应导电金属连接。

半导体封装器件3的顶面35具有导电图案35a。导电图案35a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案35a具有多个分离的导电金属。导电图案35a的各导电金属与导电图案30a的对应导电金属以及导电图案31a的对应导电金属连接。

底面30上的导电图案30a、侧面31上的导电图案31a、侧面32上的导电图案32a以及顶面35上的导电图案35a共同界定线圈、电感器或变压器。在本公开的一些实施例中，线圈、电感器或变压器可与集成在半导体封装器件3中的电路(未示出)连接，以形成发射器或接收器。或者，线圈、电感器或变压器可与半导体封装器件3外部的电路连接，以形成发射器或接收器。

如图2所示，由于半导体封装器件3具有在四个表面上的导电图案，所以其可在四个方向(即垂直于底面30的方向、垂直于侧面31的方向、垂直于侧面32的方向以及垂直于顶面35的方向)上接收或传输磁场。与仅一个表面上具有导电图案的半导体封装器件相比，图2所示的半导体封装器件3可更灵活地设计或放置以接收或传输磁场。此外，在发射器和接收器未对齐的情况下，图2所示的半导体封装器件3具有较好的通信质量。

图3示出了根据本公开的一个实施例的半导体封装器件4的三维图。半导体封装器件4具有六个表面，分别为底面40、四个侧面41、42、43和44以及顶面45。顶面45与底面40相对。四个侧面41、42、43和44在顶面45和底面40之间延伸，且与顶面45和底面40大体垂直。侧面41与侧面42相对且与侧面43和44大体垂直。

半导体封装器件4的底面40具有导电图案40a。导电图案40a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。如图3所示，导电图案40a具有多个分离的导电金属。

半导体封装器件4的侧面41具有导电图案41a。导电图案41a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案41a具有多个分离的导电金属。导电图案41a的各导电金属与导电图案40a的对应导电金属连接。

半导体封装器件4的侧面42具有导电图案42a。导电图案42a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案42a具有多个分离的导电金属。导电图案42a的各导电金属与导电图案40a的对应导电金属连接。

半导体封装器件4的侧面43具有导电图案43a。导电图案43a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案43a具有多个分离的导电金属。导电图案43a的各导电金属与导电图案40a的对应导电金属连接。

半导体封装器件4的侧面44具有导电图案44a。导电图案44a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案44a具有多个分离的导电金属。导电图案44a的各导电金属与导电图案40a的对应导电金属连接。

底面40上的导电图案40a、侧面31、32、33和34上的导电图案41a、42a、43a和44a共同界定线圈、电感器或变压器。在本公开的一些实施例中，线圈、电感器或变压器可与集成在半导体封装器件4中的电路(未示出)连接，以形成发射器或接收器。或者，线圈、电感器或变压器可与半导体封装器件4外部的电路连接，以形成发射器或接收器。

如图3所示，由于半导体封装器件4具有在五个表面上的导电图案，所以其可在五个方向(即垂直于底面40的方向、垂直于侧面41、42、43和44的方向)上接收或传输磁场。与仅一个表面上具有导电图案的半导体封装器件相比，图3所示的半导体封装器件4可更灵活地设计或放置以接收或传输磁场。此外，在发射器和接收器未对齐的情况下，图3所示的半导体封装器件4具有较好的通信质量。

图4示出了根据本公开的一个实施例的半导体封装器件5的三维图。半导体封装器件5具有六个表面，分别为底面50、四个侧面51、52、53和54以及顶面55。顶面55与底面50相对。四个侧面51、52、53和54在顶面55和底面50之间延伸，且与顶面55和底面50大体垂直。侧面51与侧面52相对且与侧面53和54大体垂直。

半导体封装器件5的底面50具有导电图案50a。导电图案50a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。如图4所示，导电图案50a具有多个分离的导电金属。

半导体封装器件5的顶面55具有导电图案55a。导电图案55a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案5a具有多个分离的导电金属。

通孔50v穿过半导体封装器件5，并将导电图案55a的各导电金属与导电图案50a的对应导电金属连接起来。在一些实施例中，通孔50v相互平行。

底面50上的导电图案50a、顶面55上的导电图案55a以及通孔50v共同界定线圈、电感器或变压器。在本公开的一些实施例中，线圈、电感器或变压器可与集成在半导体封装器件5中的电路(未示出)连接，以形成发射器或接收器。或者，线圈、电感器或变压器可与半导体封装器件5外部的电路连接，以形成发射器或接收器。

如图4所示，由于半导体封装器件5具有位于两个表面上的导电图案和穿过半导体封装器件5的通孔，所以其可在三个方向(即垂直于底面50的方向、垂直于顶面55的方向以及垂直于由通孔50v界定的表面的方向)上接收或传输磁场。与仅一个表面上具有导电图案的半导体封装器件相比，图4所示的半导体封装器件5可更灵活地设计或放置以接收或传输磁场。此外，在发射器和接收器未对齐的情况下，图4所示的半导体封装器件5具有较好的通信质量。

图5示出了根据本公开的一个实施例的半导体封装器件6的三维图。半导体封装器件6具有两个分离的封装器件60和61。

封装器件60具有位于底面上的导电图案60a。导电图案60a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案60a可为线圈、电感器或变压器。

封装器件61位于封装器件60的顶面上。封装器件61具有位于一表面上的导电图案61a。封装器件61上的导电图案61a与封装器件60上的导电图案60a大体垂直。导电图案61a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案61a可为线圈、电感器或变压器。导电图案61a经通孔60v连接到导电图案60a上。通孔60v为垂直设置的导电材料，以连接相邻封装器件上的导电图案，并且其在本文中可被称为导电接触件。在本公开的一些实施例中，导电图案60a和61a可连接至集成在半导体封装器件6中的电路(未示出)，以形成发射器或接收器。或者，导电图案60a和61a可连接与半导体封装器件6外部的电路，以形成发射器或接收器。

如图5所示，半导体封装器件6可在两个方向(即垂直于由导电图案60a界定的表面和由导电图案61a界定的表面的方向)上接收或传输磁场。与仅一个表面上具有导电图案的半导体封装器件相比，图5所示的半导体封装器件6可更灵活地设计或放置以接收或传输磁场。此外，在发射器和接收器未对齐的情况下，图5所示的半导体封装器件6具有较好的通信质量。

图6示出了根据本公开的一个实施例的半导体封装器件7的三维图。半导体封装器件7具有两个分离的封装器件70和71。

封装器件70具有位于底面上的导电图案70a。导电图案70a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案70a具有多个分离的导电金属。

封装器件71位于封装器件70的顶面上。封装器件71具有位于一表面上的导电图案71a。封装器件71上的导电图案71a与封装器件70上的导电图案70a大体垂直。导电图案71a可为任意导电材料，诸如，铜、镍、铝、钨、钛及其任意组合等。导电图案71a具有多个分离的导电金属，各导电金属经由通孔70v连接到导电图案70a的对应导电金属上。通孔70v为垂直设置的导电材料，以连接相邻封装器件上的导电图案，并且其在本文中可被称为导电接触件。

导电图案70a、导电图案71a以及通孔70v共同界定线圈、电感器或变压器。在本公开的一些实施例中，线圈、电感器或变压器可与集成在半导体封装器件7中的电路(未示出)连接，以形成发射器或接收器。或者，线圈、电感器或变压器可与半导体封装器件7外部的电路连接，以形成发射器或接收器。

如图6所示，半导体封装器件7可在两个方向(即垂直于由导电图案70a界定的表面和由导电图案71a界定的表面的方向)上接收或传输磁场。与仅一个表面上具有导电图案的半导体封装器件相比，图6所示的半导体封装器件7可更灵活地设计或放置以接收或传输磁场。此外，在发射器和接收器未对齐的情况下，图6所示的半导体封装器件7具有较好的通信质量。

图7示出了根据本公开的一些实施例的半导体封装器件8的框图。半导体器件8包括载体80、集成电路(ic)81和电感器82,。

载体80可为衬底或印刷电路板，诸如陶瓷衬底、纸基铜箔层压板、复合铜箔层压板或纸基铜箔层压板、复合铜箔层压板或基于聚合物浸渍的玻璃纤维铜箔层压板。或者，载体80可为任意介电层，诸如硼磷硅玻璃(bpsg)、氧化硅、氮化硅、氮氧化硅、无掺杂硅玻璃(usg)及其任意组合等。

ic81位于载体80上。ic81可包含任意有源部件、无源元件及其组合中。ic81可通过倒装芯片或引线接合技术连接到载体80上。

电感器82位于载体80上，且位于ic81的外部。电感器82电连接至ic81上。在一些实施例中，电感器82为图1a和2至6所示的任意半导体封装器件。或者，电感器82可为任意种类的电感器。电感器82包含两个端子，其中一个接收，例如，来自ic81的电流输入，而另一个则具有回流至ic81的电流。在一些实施例中，电感器82的两个端子与ic81连接。在一些实施例中，电感器82具有与ic81相差无几的尺寸。

鉴于上述内容，本公开的优选方面是提供一种晶圆级封装(wlp)电感器。通过提供位于半导体封装器件的至少两个表面上的导电图案，根据本公开的一些实施例，电感器在多个方向上传输或接收磁场。因此，发射器或接收器可具有较好的通信质量，并减少了由于发射器和接收器未对齐而导致的传输误差。

本公开的一些实施例提供一种电感器结构。电感器结构包括第一表面、与第一表面相交的第二表面、第一导电图案和第二导电图案。第一导电图案形成在第一表面上。第二导电图案形成在第二表面上。第一导电图案与第二导电图案连接。

本公开的一些实施例提供一种电感器结构。电感器结构包括第一导电图案、第一介电层和第二导电图案。第一导电图案具有多个导电金属。第一介电层封装第一导电图案。第二导电图案位于第一介电层上。第二导电图案与第一导电图案的第一导电金属和第二导电金属电连接。

在本公开的一些实施例中，一种电感器结构包括第一载体、第一导电图案、第二载体和第二导电图案。第一载体具有第一表面。第一导电图案位于第一载体的第一表面上。第二载体位于第一载体的一边缘处。第二载体具有与第一载体的第一表面大体垂直的第二表面。第二导电图案位于第二载体的第二表面上。第二导电图案与第一导电图案电连接。

本发明的实施例提供了一种电感器结构，包括：第一表面和与所述第一表面相交的第二表面；第一导电图案，形成在所述第一表面上；第二导电图案，形成在所述第二表面上，其中，所述第一导电图案与所述第二导电图案连接。

根据本发明的一个实施例，电感器结构还包括形成在所述半导体封装结构的第三表面上的第三导电图案，所述第三表面与所述第二表面相对，其中，所述第三导电图案与所述第一导电图案连接。

根据本发明的一个实施例，电感器结构还包括形成在所述半导体封装结构的第四表面上的第四导电图案，所述第四表面与所述第一表面相对，其中，所述第四导电图案与所述第二导电图案和所述第三导电图案连接。

根据本发明的一个实施例，电感器结构还包括形成在所述半导体封装结构的第五表面上的第五导电图案，所述第五表面与所述第一表面和所述第二表面垂直，其中，所述第五导电图案与所述第一导电图案连接。

根据本发明的一个实施例，电感器结构还包括形成在所述半导体封装结构的第六表面上的第六导电图案，所述第六表面与所述第五表面相对，其中，所述第六导电图案与所述第一导电图案连接。

根据本发明的一个实施例，其中，所述第一导电图案或所述第二导电图案为螺旋形。

本发明的实施例还提供了一种电感器结构，包括：第一导电图案，具有多个导电金属；第一介电层，封装所述第一导电图案；以及第二导电图案，位于所述第一介电层上；其中，所述第二导电图案与所述第一导电图案的第一导电金属和第二导电金属电连接。

根据本发明的一个实施例，其中，所述第一导电图案的所述多个导电金属相互平行。

根据本发明的一个实施例，其中，所述第二导电图案通过导电接触件电连接至所述第一导电图案。

根据本发明的一个实施例，其中，所述导电接触件相互平行，并且所述第一导电图案或所述第二导电图案为螺旋形。

根据本发明的一个实施例，其中，所述第二导电图案与所述第一导电图案的所述多个导电金属垂直。

根据本发明的一个实施例，电感器结构还包括：第二介电层，位于所述第一介电层上，以封装所述第二导电图案；第三导电图案，位于所述第二介电层上；以及其中，所述第三导电图案与所述第一导电图案的第三导电金属和第四导电金属电连接。

根据本发明的一个实施例，其中，所述第三导电图案与所述第二导电图案平行。

根据本发明的一个实施例，其中，所述第三导电图案通过导电接触件电连接至所述第一导电图案，并且其中，所述导电接触件相互平行。

根据本发明的一个实施例，其中，所述第一介电层包括模塑料、预浸渍复合纤维、硼磷硅酸盐玻璃、氧化硅、氮化硅、氮氧化硅、未掺杂的硅玻璃或它们的任意组合。

本发明的实施例还提供了一种电感器结构，包括：第一载体，具有第一表面；第一导电图案，位于所述第一载体的所述第一表面上；第二载体，位于所述第一载体的一个边缘处，所述第二载体具有与所述第一载体的所述第一表面垂直的第二表面；以及第二导电图案，位于所述第二载体的所述第二表面上，其中，所述第二导电图案与所述第一导电图案电连接。

根据本发明的一个实施例，其中，所述第一导电图案为具有两个端子的线圈，所述第二导电图案为具有两个端子的线圈，并且所述第一导电图案的两个端子与所述第二导电图案的两个端子连接。

根据本发明的一个实施例，其中，所述第一导电图案通过导电接触件与所述第二导电图案连接，并且其中，所述第一导电图案或所述第二导电图案为螺旋形。

根据本发明的一个实施例，其中，所述第一导电图案具有多个分离的导电金属；所述第二导电图案具有多个分离的导电金属；以及所述第一导电图案的每一个导电金属都与所述第二导电图案的对应的导电金属连接以形成线圈。

根据本发明的一个实施例，电感器结构还包括位于所述第一载体的第三表面上的第三导电图案，所述第三表面与所述第一表面垂直，其中，所述第三导图案与所述第一导电图案电连接。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个实施例。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。