本发明涉及半导体制造材料领域，特别是涉及一种相变存储器单元及其制备方法。
背景技术：
存储器是目前半导体市场的重要组成部分，是信息技术的基石，无论在生活中还是在国民经济中发挥着重要的作用。信息量伴随着社会发展急剧增加，高数据存储密度的存储器的研发成为存储器研究者的重要任务。其中，相变存储器单元由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品的器件和最先成为商用产品的器件。
相变存储器的基本原理是利用器件中存储材料在高电阻和低电阻之间的可逆转变来实现“1”和“0”的存储。通过利用电信号控制实现存储材料高电阻的连续变化可以实现多级存储，从而大幅提高存储器的信息存储能力。在相变存储器中，利用了相变材料在非晶和多晶之间的可逆转变来实现上述的电阻变化。常用的相变存储材料体系主要是碲基材料，如ge-sb-te、si-sb-te、ag-in-sb-te等。特别是gst(ge-sb-te)已经广泛应用于相变光盘和相变存储器。但也存在如下问题：1)写操作速度慢，相变速度有待进一步提高；2)擦操作功耗高，不利于存储密度的提升，鉴于这些缺点，需要探索具有更好性能的存储材料。
因此，如何提供一种新型的相变材料包括新型的器件单元结构，使基于该材料、结构的新型相变存储器具有更好的热稳定性，更快的相变速度，更小的操作功耗及更高的循环操作寿命，是当前技术领域急需解决的问题。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储器单元及其制备方法，用于解决现有技术中存储器件相变速度慢、操作功耗高、寿命短、热稳定性差的问题。
为实现上述目的及其他相关目的，本发明提供一种相变存储器单元，包括相变材料层，所述相变材料层包括单层相变材料sbxte1-x层和单层化合物scyte1-y层交替垂直堆叠生长而形成的相变超晶格薄膜结构，其中，0.4≤x≤0.8，0.4≤y≤0.8。
优选地，所述单层相变材料sbxte1-x层的厚度范围为1～10nm，所述单层化合物scyte1-y层的厚度范围为1～10nm。
优选地，所述单层相变材料sbxte1-x层和所述单层化合物scyte1-y层的循环堆叠次数为3～25个周期。
优选地，所述相变超晶格薄膜结构中发生相变的相变区域总厚度范围为6～500nm。
优选地，所述相变超晶格薄膜结构中单层相变材料sbxte1-x层的初始状态为非晶态或经过加热处理后的晶态。
优选地，所述相变超晶格薄膜结构中单层化合物scyte1-y层的初始状态为非晶态或经过加热处理后的晶态。
优选地，所述相变存储器单元为限制型结构或者t型结构。
进一步地，所述限制型结构包括：生长衬底；下电极，形成于所述生长衬底上；相变材料层，形成于所述下电极上；上电极，形成于所述相变材料层上；以及介质包覆层，包覆于所述相变材料层周侧。
优选地，所述t型结构包括：生长衬底，所述生长衬底中形成有通孔；下电极，制作于所述通孔内；相变材料层，形成于所述生长衬底上，并与所述下电极连接；上电极，形成于所述相变材料层上；以及介质包覆层，包覆于所述相变材料层周侧。
本发明还提供一种相变存储器单元的制备方法，所述制备方法包括以下步骤：通过交替沉积单层相变材料sbxte1-x层和单层化合物scyte1-y层而形成的相变超晶格薄膜结构，作为相变存储单元的相变材料层，其中，0.4≤x≤0.8，0.4≤y≤0.8。
优选地，所述相变存储器单元为限制型结构，所述制备方法包括以下步骤：步骤1)，提供一制作有下电极的生长衬底，所述下电极制作于所述生长衬底表面；步骤2)，于所述下电极表面沉积介质包覆层；步骤3)，刻蚀所述介质包覆层直至在所述介质包覆层中形成暴露所述下电极的沉积孔；步骤4)，在所述沉积孔中依次沉积相变材料层和上电极，所述相变材料层包括单层相变材料sbxte1-x层和单层化合物scyte1-y层交替垂直堆叠生长而形成的相变超晶格薄膜结构，其中，0.4≤x≤0.8，0.4≤y≤0.8。
优选地，所述相变存储器单元为t型结构，所述制备方法包括以下步骤：步骤1)，提供一制作有下电极的生长衬底，所述生长衬底中形成有通孔，所述下电极制作于所述通孔内；步骤2)，在所述制作有下电极的生长衬底上沉积相变材料层，所述相变材料层包括单层相变材料sbxte1-x层和单层化合物scyte1-y层交替垂直堆叠生长而形成的相变超晶格薄膜结构，其中，0.4≤x≤0.8，0.4≤y≤0.8；步骤3)，刻蚀所述相变材料层直至暴露出所述生长衬底，以隔离出对应不同下电极的相变材料层；步骤4)，于隔离的相变材料层周侧沉积介质包覆层，直至完全将所述相变材料层完全包覆；步骤5)，刻蚀所述介质包覆层露出所述相变材料层，并于所述相变材料层上制作上电极。
优选地，采用物理气相沉积、化学气相沉积、分子束外延、原子层沉积或金属有机物沉积工艺沉积形成所述相变材料层。
优选地，所述单层相变材料sbxte1-x层的厚度范围为1～10nm，所述单层化合物scyte1-y层的厚度范围为1～10nm。
优选地，所述单层相变材料sbxte1-x层和单层化合物scyte1-y层的循环堆叠次数为3～25个周期。
优选地，所述相变超晶格薄膜结构中发生相变的相变区域总厚度范围为6～500nm。
优选地，所述上电极为al、w、及tin中的一种；所述下电极为al、w、及tin中的一种；所述介质包覆层为sio2或si3n4。
如上所述，本发明的相变存储器单元及其制备方法，具有以下有益效果：
1)所选区间的sc-te的晶体可作为非晶sb-te的结构稳定层，使sb-te不易自发晶化，提升了相变材料层的热稳定性和保持力，使相变材料层的十年数据保持力对应温度高于120℃；
2)所选区间sc-te的晶体，在施加外部能量后可作为非晶sb-te的晶化诱导层，保障相变材料层高的相变速度，使相变存储器具有皮秒级的擦写操作时间，提高相变存储器的操作速度；
3)sbxte1-x相变层易无序化，可降低擦写操作电流，以利于降低功耗；
4)相变区域仅出现在超晶格薄膜结构scte/sbte界面处，控制各层薄膜的厚度，可以获得低功耗的存储器单元，进而减少热冲击，延长器件单元的寿命，使循环次数高于105，保证器件的可靠性。
附图说明
图1显示为本发明的限制型结构的相变存储器单元的制作方法步骤流程示意图。
图2为本发明的限制型结构的相变存储器单元结构示意图。
图3显示为本发明的t型结构的相变存储器单元的制作方法步骤流程示意图。
图4为本发明的t型结构的相变存储器单元结构示意图。
元件标号说明
1第一相变超晶格薄膜结构
2第二相变超晶格薄膜结构
11第一sbxte1-x层
12第一scyte1-y层
21第二sbxte1-x层
22第二scyte1-y层
101、201生长衬底
102、202下电极
103、203介质包覆层
104、204相变超晶格薄膜结构
105、205上电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图2所示，本实施例提供一种相变存储器单元，包括相变材料层，所述相变材料层包括单层相变材料sbxte1-x层和单层化合物scyte1-y层交替垂直堆叠生长而形成的相变超晶格薄膜结构104，其中，0.4≤x≤0.8，0.4≤y≤0.8。
作为示例，所述单层相变材料sbxte1-x层的厚度范围为1～10nm，所述单层化合物scyte1-y层的厚度范围为1～10nm。所述单层相变材料sbxte1-x层和所述单层化合物scyte1-y层的循环堆叠次数为3～25个周期。
作为示例，所述相变超晶格薄膜结构104中发生相变的相变区域总厚度范围为6～500nm。
作为示例，所述相变超晶格薄膜结构104中单层相变材料sbxte1-x层的初始状态为非晶态或经过加热处理后的晶态。所述相变超晶格薄膜结构104中单层化合物scyte1-y层的初始状态为非晶态或经过加热处理后的晶态。
作为示例，所述相变存储器单元为限制型结构，所述限制型结构包括：生长衬底101；下电极102，形成于所述生长衬底101上；相变材料层，形成于所述下电极102上；上电极105，形成于所述相变材料层上；以及介质包覆层103，包覆于所述相变材料层周侧。
具体地，如图2所示，本实施例提供一种限制型结构的相变存储器单元，其包括生长衬底101、下电极102、介质包覆层103、相变材料层(即相变超晶格薄膜结构104)、以及上电极105。
所述生长衬底101可以为玻璃片或者氧化硅衬底。本实施例中，所述生长衬底101为氧化硅衬底。
所述下电极102制作于所述生长衬底101表面上，所述下电极102的材料可以是al、w、tin或者其他导电材料，厚度在50～200nm范围内，在一具体的实施过程中可为100nm。
所述相变材料层形成于所述下电极102上，用于存储信息，是相变存储器单元内的核心部分。所述相变材料层是由单层相变材料sbxte1-x层和单层化合物scyte1-y层交替垂直堆叠生长而形成的相变超晶格薄膜结构104，其中，0.4≤x≤0.8，0.4≤y≤0.8。即，所述相变材料层为相变超晶格薄膜结构104，以图2为例，包括第一相变超晶格薄膜结构1、第二相变超晶格薄膜结构2……等。具体地，相变材料层为相变超晶格薄膜结构104包括第一sbxte1-x层11、位于第一sbxte1-x层11上的第一化合物scyte1-y层12、位于第一化合物scyte1-y层12上的第二sbxte1-x层21、位于第二sbxte1-x层21上的第二化合物scyte1-y层22……以此类推，可以周期性重复该结构，直至符合需要的相变材料层的厚度。
所述单层相变材料sbxte1-x层的厚度范围为1～10nm，所述单层化合物scyte1-y层的厚度范围为1～10nm。本实施例中，所述单层相变材料sbxte1-x层的厚度暂选为8nm，所述单层化合物scyte1-y层的厚度暂选为3nm。优选地，所述相变超晶格薄膜结构104的总厚度范围为6～500nm，所述单层相变材料sbxte1-x层和单层化合物scyte1-y层的循环堆叠次数可以为3～25个周期。另外，所述相变超晶格薄膜结构104中单层相变材料sbxte1-x层和单层化合物scyte1-y层的初始状态均可以为非晶态或经过加热处理后的晶态。
如图1～图2所示，本实施例还提供一种相变存储器单元的制备方法，所述制备方法包括以下步骤：步骤1)，提供一制作有下电极102的生长衬底101；步骤2)，于所述生长衬底101表面沉积介质包覆层103；步骤3)，刻蚀所述介质包覆层103直至在所述介质包覆层103中形成暴露所述下电极102的沉积孔；步骤4)，在所述沉积孔中依次沉积相变材料层和上电极105，所述相变材料层包括单层相变材料sbxte1-x层和单层化合物scyte1-y层交替垂直堆叠生长而形成的相变超晶格薄膜结构104，其中，0.4≤x≤0.8，0.4≤y≤0.8。
作为示例，所述相变存储器单元为限制型结构，所述下电极102制作于所述生长衬底101表面。
作为示例，采用物理气相沉积、化学气相沉积、分子束外延、原子层沉积或金属有机物沉积工艺在所述沉积孔中沉积形成所述相变材料层。
作为示例，所述单层相变材料sbxte1-x层的厚度范围为1～10nm，所述单层化合物scyte1-y层的厚度范围为1～10nm。所述单层相变材料sbxte1-x层和单层化合物scyte1-y层的循环堆叠次数为3～25个周期。
作为示例，所述相变超晶格薄膜结构104中发生相变的相变区域总厚度范围为6～500nm。
作为示例，所述上电极105为al、w、及tin中的一种；所述下电极102为al、w、及tin中的一种；所述介质包覆层103为sio2或si3n4。
具体地，如图1～图2所示，上述限制型结构的相变存储器单元的制备方法包括以下步骤：
如图1所示，首先进行步骤1)s11，提供一制作有下电极102的生长衬底101。
在进行后续工艺之前，先对所述生长衬底101进行清洗，可以去除所述生长衬底101表面的有机物、金属离子、氧化物等杂质，有利于提高器件的稳定性。所述下电极102为钨电极，厚度为50～200nm，在一具体的实施过程中为100nm。
如图1所示，然后进行步骤2)s12，在所述生长衬底101表面沉积介质包覆层103。
沉积的介质包覆层103的可以是sio2或si3n4。本实施例中，所述介质包覆层103优选为si3n4。
如图1所示，接着进行步骤3)s13，利用曝光-刻蚀工艺刻蚀所述介质包覆层103直至在所述介质包覆层103中形成暴露所述下电极102的沉积孔。
在本实施例中，所述曝光-刻蚀工艺采用的曝光方法为电子束曝光，刻蚀方法为反应离子刻蚀。所述沉积孔的孔径与所述下电极102的直径相等。所述沉积孔可以是孔径为100nm以下的小孔，当然，也可以是大于或等于100nm的通孔。在本实施例中，所述沉积孔的孔径为30～100nm，具体地，所述沉积孔的孔径为80nm。还有另一种实施方案为，所述沉积孔的孔径为20～60nm，具体为50nm。
如图1及图2所示，最后进行步骤4)s14，在所述沉积孔中依次沉积相变材料层(相变超晶格薄膜结构104)和上电极105，所述相变材料层是由单层相变材料sbxte1-x层和单层化合物scyte1-y层交替垂直堆叠生长而形成的相变超晶格薄膜结构104，其中，0.4≤x≤0.8，0.4≤y≤0.8。
具体地，将上述获得的结构送入磁控溅射反应腔进行物理气相沉积，然后利用两靶溅射或合金靶溅射在形成所需的薄膜层。
作为示例，本实施例将sb靶的溅射功率设置为21瓦，te靶的溅射功率设置为6瓦，溅射速率设置为2nm/min，待本底真空低于1×10-4帕斯卡，开启射频电源。打开两靶的靶盖并计时，待溅射结束后，关闭两靶射频电源和靶盖，此时溅射形成的单层相变材料为sb0.4te0.6层，所述单层相变材料sb0.4te0.6层厚度为6nm。
当然，在其他实施例中，还可以直接溅射sb0.4te0.6合金靶来生长sb0.4te0.6薄膜，通过控制溅射温度，获得所需厚度的非晶态或晶态的sb0.4te0.6薄膜。
获得sb0.4te0.6相变薄膜后，再该薄膜上溅射化合物层sc0.4te0.6。
作为示例，本实施例将sc靶的溅射功率设置为25瓦，te靶的溅射功率设置为8瓦，溅射速率设置为1nm/min，待本底真空低于1×10-4帕斯卡，开启射频电源。打开两靶的靶盖并计时，待溅射结束后，关闭两靶射频电源和靶盖，此时溅射形成的单层化合物层为sc0.4te0.6层，所述单层相变材料sc0.4te0.6层厚度为6nm。
当然，在其他实施例中，还可以直接溅射sc0.4te0.6合金靶来生长sc0.4te0.6薄膜，通过控制溅射温度，获得所需厚度的非晶态或晶态的sc0.4te0.6薄膜。
重复以上制备单层相变材料sb0.4te0.6层和单层化合物层为sc0.4te0.6层的步骤，直至在沉积孔中溅射形成10个由单层相变材料sb0.4te0.6层和单层化合物层为sc0.4te0.6层循环堆叠的相变超晶格薄膜结构104。
所述上电极105的材料可以是al、w、tin或者其他导电材料，本实施例中所述上电极105为al材料，厚度在50～200nm范围内，在一具体的实施过程中可为100nm。需要说明的是，在制作上电极105之前，可以先在所述相变超晶格薄膜结构104表面生长一层tin粘附电极，用来增加上电极105与相变超晶格薄膜结构104之间的粘附性。
实施例2
如图4所示，本实施例提供一种相变存储器单元，其基本结构如实施例1，其中，与实施例1的不同之处在于：所述相变存储单元为t型结构，包括：生长衬底201，所述生长衬底201中形成有通孔；下电极202，制作于所述通孔内；相变材料层，形成于所述生长衬底201上，并与所述下电极202连接；上电极205，形成于所述相变材料层上；以及介质包覆层203，包覆于所述相变材料层周侧。
如图3及图4所示，本实施例还提供一种t型结构的相变存储器单元的制备方法，包括以下步骤：
如图3所示，首先进行步骤1)s21，提供一制作有下电极202的生长衬底201，其中，所述生长衬底201中形成有通孔，所述下电极202制作于所述通孔内。
在进行后续工艺之前，先对所述生长衬底201进行清洗，可以去除所述生长衬底201表面的有机物、金属离子、氧化物等杂质，有利于提高器件的稳定性。所述下电极202为钨电极，厚度为50～200nm，在一具体的实施过程中为100nm。
如图3所示，然后进行步骤2)s22，在所述制作有下电极202的生长衬底201沉积相变材料层(相变超晶格薄膜结构204)，所述相变材料层是由单层相变材料sbxte1-x层和单层化合物scyte1-y层交替垂直堆叠生长而形成的相变超晶格薄膜结构204，其中，0.4≤x≤0.8，0.4≤y≤0.8。即，所述相变材料层为相变超晶格薄膜结构204，以图4为例，包括第一相变超晶格薄膜结构1、第二相变超晶格薄膜结构2……等。具体地，相变材料层为相变超晶格薄膜结构204包括第一sbxte1-x层11、位于第一sbxte1-x层11上的第一化合物scyte1-y层12、位于第一化合物scyte1-y层12上的第二sbxte1-x层21、位于第二sbxte1-x层21上的第二化合物scyte1-y层22……以此类推，可以周期性重复该结构，直至符合需要的相变材料层的厚度。
具体地，将上述获得的结构送入磁控溅射反应腔，然后利用两靶溅射或合金靶溅射在形成所需的相变超晶格薄膜结构204。
作为示例，本实施例将sb靶的溅射功率设置为24瓦，te靶的溅射功率设置为5瓦，溅射速率设置为2nm/min，待本底真空低于1×10-4帕斯卡，开启射频电源。打开两靶靶盖并计时，待溅射结束后，关闭两靶射频电源和靶盖，此时溅射形成的单层相变材料为sb0.67te0.33层，所述单层相变材料sb0.67te0.33层厚度为6nm。
当然，在其他实施例中，还可以直接溅射sb0.67te0.33合金靶来生长sb0.67te0.33薄膜，通过控制溅射温度，获得所需厚度的非晶态或晶态的sb0.67te0.33薄膜。
获得sb0.67te0.33相变薄膜后，再该薄膜上溅射化合物层sc0.55te0.45。
作为示例，本实施例将sc靶的溅射功率设置为30瓦，te靶的溅射功率设置为18瓦，待本底真空低于1×10-4帕斯卡，开启射频电源。打开两靶靶盖并计时，待溅射结束后，关闭两靶射频电源和靶盖，此时溅射形成的单层化合物层为sc0.55te0.45层，所述单层相变材料sc0.55te0.45层厚度为2nm。
当然，在其他实施例中，还可以直接溅射sc0.55te0.45合金靶来生长sc0.55te0.45薄膜，通过控制溅射温度，获得所需厚度的非晶态或晶态的sc0.55te0.45薄膜。
重复以上制备单层相变材料sb0.67te0.33层和单层化合物层为sc0.55te0.45层的步骤，直至在沉积孔中溅射形成10个由单层相变材料sb0.67te0.33层和单层化合物层为sc0.55te0.45层循环堆叠的相变超晶格薄膜结构204。
如图3所示，接着进行步骤3)s23，利用曝光-刻蚀工艺刻蚀所述相变超晶格薄膜结构204，直至暴露出所述生长衬底201，以物理隔断不同下电极202顶部的相变超晶格薄膜结构204。
如图3所示，然后进行步骤4)s24，在所述刻蚀好的相变超晶格薄膜结构204上沉积介质包覆层203，直至完全将超晶格薄膜结构完全包覆。沉积的介质包覆层203的可以是sio2或si3n4。本实施例中，所述介质包覆层203优选为si3n4。
如图3及图4所示，最后进行步骤5)s25，利用曝光-刻蚀工艺刻蚀超晶格薄膜结构顶部覆盖的介质包覆薄膜层直至露出所述相变超晶格薄膜顶部，并沉积上电极205。
在本实施例中，所述曝光-刻蚀工艺采用的曝光方法为电子束曝光，刻蚀方法为反应离子刻蚀。
所述上电极205的材料可以是al、w、tin或者其他导电材料，本实施例中所述上电极205为al材料，厚度在50～200nm范围内，在一具体的实施过程中可为100nm。需要说明的是，在制作上电极205之前，可以先在所述相变超晶格薄膜结构204表面生长一层tin粘附电极，用来增加上电极205与相变超晶格薄膜结构204之间的粘附性。
如上所述，本发明的相变存储器单元及其制备方法，具有以下有益效果：
1)所选区间的sc-te的晶体可作为非晶sb-te的结构稳定层，使sb-te不易自发晶化，提升了相变材料层的热稳定性和保持力，使相变材料层的十年数据保持力对应温度高于120℃；
2)所选区间sc-te的晶体，在施加外部能量后可作为非晶sb-te的晶化诱导层，保障相变材料层高的相变速度，使相变存储器具有皮秒级的擦写操作时间，提高相变存储器的操作速度；
3)sbxte1-x相变层易无序化，可降低擦写操作电流，以利于降低功耗；
4)相变区域仅出现在超晶格薄膜结构scte/sbte界面处，控制各层薄膜的厚度，可以获得低功耗的存储器单元，进而减少热冲击，延长器件单元的寿命，使循环次数高于105，保证器件的可靠性。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。