一种独立三栅FinFET器件的多阈值电压调控方法与流程

本发明涉及半导体技术领域，尤其涉及一种独立三栅finfet器件的多阈值电压调控方法。

背景技术：

随着半导体集成电路工艺的特征尺寸不断缩小至纳米量级，传统平面mos器件的短沟道效应愈发明显，带来阈值电压的下降、亚阈值摆幅的降级等诸多问题，使其不再能满足产业的要求。finfet凭借其优秀的栅控能力，取代传统平面mos器件逐步成为了现如今的主流器件。然而，finfet的三维结构使器件的宽度与fin的高度相互关联，导致基于finfet的电路设计灵活性降低。

在finfet的宽长比相对固定的情况下，通过改变栅极金属的功函数来调节器件的阈值电压以此实现电路设计要求是业界惯常的做法。除此之外，对finfet器件结构进行改进来增加电路设计的灵活性也一直都是研究的热点，由此便出现了独立双栅finfet的器件结构。该结构通过化学机械抛光(cmp)的工艺使得原本连续的栅极(tied-gate)变为两个相互独立的栅极：前栅极(frontgate)、后栅极(backgate)。前栅极作为驱动栅极(drivegate)，后栅极作为控制栅极(controlgate)，对后栅极施加不同大小的电压，可以随意改变器件的阈值电压。然而，由于额外的电压源的加入不利于电路集成度的提升，独立双栅finfet器件通常只用两种阈值电压模式：单栅模式(后栅极接地)、双栅模式(后栅极与前栅极相连)，因此基于独立双栅finfet器件的电路设计灵活性仍然有待提高。

本发明提出了一种具备三个独立栅极结构的新型finfet器件的多阈值电压调控方法，该器件包含三个独立栅极，区别于现有finfet技术中的单个连续栅极，表现出的栅控特性，可在无额外电压源的情况下实现5种不同的阈值电压控制模式。此外，通过不同厚度、不同种类的顶部与底部栅极介质层的分别选取、不同种类的顶部与底部栅极金属层的分别选取，可以实现器件阈值电压的自由调节，极大提升了电路设计的灵活性。

技术实现要素：

本发明提出了一种具备三个独立栅极结构的新型finfet器件的多阈值电压调控方法，所述新型finfet器件包括：衬底；氧化物层，其位于所述衬底的表面；鳍形结构，其位于所述氧化物层的表面，形成中央的沟道区及两端的源区和漏区；栅极介质层，其垂直设置在所述鳍形结构的沟道区上且包围所述沟道区；所述栅极介质层包括：设置在所述鳍形结构左侧的左侧栅极介质层、设置在所述鳍形结构右侧的右侧栅极介质层、以及设置在所述鳍形结构顶部的顶部栅极介质层；栅极金属层，其包括：左侧栅极金属层，其位于所述顶部栅极介质层、所述左侧栅极介质层及所述氧化物层之间；右侧栅极金属层，其位于所述顶部栅极介质层、所述右侧栅极介质层及所述氧化物层之间；顶部栅极金属层，其位于所述顶部栅极介质层的上方；及侧墙，其设置在所述栅极介质层与所述栅极金属层的两侧；在无额外电压源的情况下，对所述左侧栅极金属层、所述右侧栅极金属层、所述顶部栅极金属层分别施加电源电压或接地，实现五种不同的阈值电压控制模式。

本发明提出的所述多阈值电压调控方法中，所述左侧栅极介质层与所述右侧栅极介质层的介质层材料相同，所述顶部栅极介质层与所述左侧栅极介质层、所述右侧栅极介质层的介质层材料相同或不同，以此实现对阈值电压的调控。

本发明提出的所述多阈值电压调控方法中，所述左侧栅极介质层与所述右侧栅极介质层的介质层厚度相同，所述顶部栅极介质层与所述左侧栅极介质层、所述右侧栅极介质层的介质层厚度相同或不同，以此实现对阈值电压的调控。

本发明提出的所述多阈值电压调控方法中，所述左侧栅极金属层与所述右侧栅极金属层的金属层材料相同，所述顶部栅极金属层与所述左侧栅极金属层、所述右侧栅极金属层的金属层材料相同或不同，以此实现对阈值电压的调控。

本发明的有益效果在于：本发明提出的能够实现多个阈值电压控制模式并且具备三个独立栅极结构的新型finfet器件，可在无额外电压源的情况下实现5种不同的阈值电压控制模式。此外，通过对不同厚度、不同种类材料的顶部与底部栅极介质层的分别选取、不同种类材料的顶部与底部栅极金属层的分别选取，可以实现器件阈值电压的自由调节，极大提升了电路设计的灵活性。

附图说明

图1是依照本发明制造具备三个独立栅极结构的新型finfet器件的方法步骤一所制造的成品示意图。

图2是依照本发明制造具备三个独立栅极结构的新型finfet器件的方法步骤二所制造的成品示意图。

图3是依照本发明制造具备三个独立栅极结构的新型finfet器件的方法步骤三所制造的成品示意图。

图4是依照本发明制造具备三个独立栅极结构的新型finfet器件的方法步骤四所制造的成品示意图。

图5是依照本发明制造具备三个独立栅极结构的新型finfet器件的方法步骤五所制造的成品示意图。

图6是依照本发明制造具备三个独立栅极结构的新型finfet器件的方法步骤六所制造的成品示意图。

图7显示了依照本发明形成三个独立栅极结构的核心工艺步骤的平面示意图。

图8(a)～(e)显示了具备三个独立栅极结构的新型finfet器件的5种不同的阈值电压控制模式。

具体实施方式

结合以下具体实施例和附图，对本发明作进一步的详细说明。实施本发明的过程、条件、实验方法等，除以下专门提及的内容之外，均为本领域的普遍知识和公知常识，本发明没有特别限制内容。

参阅图1到图6，本发明提出的能够实现多个阈值电压控制模式并且具备三个独立栅极结构的新型finfet器件包括如下结构：衬底1；氧化物层2，其位于所述衬底1的表面；鳍形结构3，其位于所述氧化物层2的表面，形成中央的沟道区及两端的源区3a和漏区3b；栅极介质层5，其垂直设置在所述鳍形结构3的沟道区上且包围所述沟道区；所述栅极介质层5包括：设置在所述鳍形结构3左侧的左侧栅极介质层5a、设置在所述鳍形结构3右侧的右侧栅极介质层5b、以及设置在所述鳍形结构3顶部的顶部栅极介质层5c；栅极金属层4，其包括：左侧栅极金属层4a，其位于所述顶部栅极介质层5c、所述左侧栅极介质层5a及所述氧化物层2之间；右侧栅极金属层4b，其位于所述顶部栅极介质层5c、所述右侧栅极介质层5b及所述氧化物层2之间；顶部栅极金属层4c，其位于所述顶部栅极介质层5c的上方；侧墙6，其设置在所述栅极介质层5与所述栅极金属层4的两侧。

关于本发明能够实现多个阈值电压控制模式并且具备三个独立栅极结构的新型finfet器件的详细工艺制造步骤请参阅图1～图6，该器件所需核心工艺步骤的平面示意图参见图7，具体步骤如下：

步骤一：如图1所示，形成鳍形结构3。半导体衬底1的材料可以是硅、锗等元素半导体，也可以是其它的半导体材料，例如iii-v族化合物半导体gaas。①在硅衬底1上沉积氧化物层2。氧化物层2通常选用介电常数小于或等于二氧化硅(k＝3.9)的材料以降低寄生电容。②在氧化物层2上沉积半导体层，形成绝缘层上硅(soi，silicononisolator)的结构。③沉积掩模，对掩模进行光刻、刻蚀，保留所需鳍形结构上方的掩模部分。④对半导体层进行光刻、刻蚀，形成鳍形结构3。鳍形结构3的中心区域用于作为沟道区，而其两端用于形成源区3a和漏区3b。⑤刻蚀掩模。本发明选用soi作为衬底，同样也可以选用体硅(bulk)作为衬底。以上所述以及后续所述的沉积可以是pvd也可以是cvd，例如蒸发、溅射、lpcvd、pecvd、mbe等等，依照具体材质和器件结构特性合理选择。

步骤二：如图2所示，形成与鳍形结构等高的栅极介质层5a、5b。①沉积栅极介质层5，其材质可以是氮化硅或二氧化铪等高介电常数的材料。②通过化学机械抛光(cmp，chemicalmechanicalpolish)的方式，去除了鳍形结构3顶部的栅极介质层，使得栅极介质层5的顶部与鳍形结构3的顶部等高。③沉积掩模，对掩模进行光刻、刻蚀，保留鳍形结构3的中心区域也即沟道区与其周围的超薄栅极介质层上方的掩模。④对栅极介质层5进行光刻，刻蚀，只保留沟道区周围的超薄栅极介质层5a、5b。⑤刻蚀掩模。

步骤三：如图3所示，形成与鳍形结构等高的栅极金属层4a、4b。①沉积栅极金属层4，其材质可以是多晶硅，也可以是cu，al等金属。②通过cmp的方式去除沟道区上方的栅极金属层4，在沟道区的两侧形成左侧栅极介质层5a、右侧栅极介质层5b、左侧栅极金属层4a和右侧栅极金属层4b。图3中两个栅极金属层4a、4b相互独立。

步骤四：如图4所示，形成顶部栅极介质层5c与顶部栅极金属层4c。①在整个结构上沉积具有一定厚度的栅极介质层5c，其材质与厚度可以与底部栅极介质层5a、5b相同，也可以不同。②进行光刻、刻蚀，只保留栅极金属层4a、4b、栅极介质层5a、5b以及鳍形结构3的沟道区上方的栅极介质层5c。③在整个结构上沉积顶部栅极金属层4c，其材质可以与底部栅极金属层4a、4b相同，也可以不同。④进行光刻、刻蚀，只保留顶部栅极介质层5c上方的顶部栅极金属层4c。⑤通过cmp使得顶部栅极金属层4c的上表面保持平整。图4中三个栅极金属层4a、4b、4c相互独立。

步骤五：如图5所示，形成栅极金属层两侧的侧墙6。为了抑制热载流子效应(hce,hotcarriereffect)对栅极金属层的影响，在栅极金属层4两侧、鳍形结构3上沉积侧墙(spacer)6，其材质为氮化硅等高介电常数的材料。

步骤六：如图6所示，在鳍形结构3两端形成源区3a和漏区3b。①在整个结构上沉积较薄的金属层，其材质可以是钴(co)、镍(ni)或是镍铂合金。②实行自对准硅化工艺(salicide)，鳍形结构3两端的本征硅与金属层发生反应形成金属硅化物，刻蚀其余部分未反应的金属层，便可以在侧墙6外得到由金属硅化物构成的源区3a和漏区3b。③对源区3a和漏区3b进行掺杂，对n型器件掺杂p、as、te等原子；对p型器件掺杂b、al、ga、in等原子。

上述工艺流程与产业上使用前栅工艺(gate-first)制备hkmgfinfet的工艺流程大致相同，主要区别集中在步骤二、三、四。图7用平面工艺图的方式展示了本发明制造能够实现多个阈值电压控制模式并且具备三个独立栅极结构的新型finfet器件所需的独特工艺。

本发明提出一种从电路层面上实现的调控具备三个独立栅极结构的新型finfet器件的阈值电压的方式，在无额外电压源的情况下，通过对三个栅极金属层进行独立控制，可实现至多5种不同的阈值电压控制模式。图8给出了这5种不同的阈值电压控制模式，分别以(a)～(e)来表示。

①第一种阈值电压控制模式如图8(a)所示。器件只有顶部栅极金属层4c接电源电压(vdd)。为了更好的抑制短沟道效应，在finfet的鳍形结构(fin)中，fin的高度一般远大于fin的宽度，如intel14nm的finfet中fin的高度取为42纳米，fin的宽度取为8纳米，因此在图8(a)中沟道区只有顶部的区域受控制，而沟道区的顶部宽度很窄，此时器件的栅控能力最差，阈值电压达到5种阈值电压控制模式中的最大值。

②第二种阈值电压控制模式如图8(b)所示。器件只有左侧栅极金属层4a接高电平，沟道区只有左侧的区域受控制，器件的栅控能力略好于图8(a)，此时器件的阈值电压同样很大，仅比图8(a)略小。

③第三种阈值电压控制模式如图8(c)所示。器件的左侧栅极金属层4a与顶部栅极金属层4c接高电平，沟道区的左侧与顶部的区域均受控制，器件的栅控能力显著增强，阈值电压小于图8(b)。

④第四种阈值电压控制模式如图8(d)所示。器件的左侧栅极金属层4a与右侧栅极金属层4b接高电平，沟道区的左侧与右侧的区域均受控制，器件的栅控能力强于图8(c)，因此阈值电压也小于图8(c)。

⑤第五种阈值电压控制模式如图8(e)所示。器件的三个栅极金属层均接高电平，沟道区的左侧、右侧与顶部的区域均受控制，器件的栅控能力达到最强，此时阈值电压也达到5种阈值电压控制模式中的最小值。

综上所述，在5种不同的阈值电压控制模式中，由于器件的栅控能力不同，阈值电压大小的排序依次为：(a)>(b)>(c)>(d)>(e)。

由于在工艺上制备器件时，器件的左侧栅极金属层4a与右侧栅极金属层4b对称，所以上述5种不同的阈值电压控制模式已经忽略了以下两种情况：①器件只有右侧栅极金属层4b接高电平(与图8(b)相同)；②器件的右侧栅极金属层4b与顶部栅极金属层4c接高电平(与图8(c)相同)。另外，当器件的三个栅极金属层均接地时，器件处于关断状态，并不存在阈值电压。因此，具备三个独立栅极结构的新型finfet器件至多能够提供5种不同的阈值电压控制模式。

本发明还提出三种从工艺层面上实现的调控具备三个独立栅极结构的新型finfet器件的阈值电压的方式：

①顶部栅极介质层5c与左侧栅极介质层5a、右侧栅极介质层5b的介质层材料的种类选取不同。由于栅极介质层的材料选取不同会影响到有效栅氧化层厚度(eot)，因此改变栅极介质层的材料会对器件的栅控能力造成很大影响，进而影响到阈值电压的大小。在图7中，由于顶部栅极介质层5c是和左侧栅极介质层5a、右侧栅极介质层5b分开沉积的，因此可以通过选择顶部与底部不同栅极介质层的材料种类实现器件阈值电压的调控，例如左侧栅极介质层5a与右侧栅极介质层5b均选用二氧化铪作为介质层的材料，而顶部栅极介质层5c选用氮化硅作为介质层的材料。

②顶部栅极介质层5c与左侧栅极介质层5a、右侧栅极介质层5b的介质层厚度选取不同。与①同理，不同的栅极介质层厚度对器件的阈值电压影响很大。因此可以通过选择顶部与底部不同栅极介质层的厚度实现器件阈值电压的调控，例如左侧栅极介质层5a与右侧栅极介质层5b的介质层厚度均为5纳米，而顶部栅极介质层5c的介质层厚度为4纳米。

③顶部栅极金属层4c与左侧栅极金属层4a、右侧栅极金属层4b的金属层的材料种类选取不同。由于栅极金属层的材料选取不同会影响到金属功函数(work-function)的不同，进而影响到阈值电压的大小。在图7中，由于顶部栅极金属层4c是和左侧栅极金属层4a、右侧栅极金属层4b分开沉积的，因此可以通过选择顶部与底部不同栅极金属层的材料种类实现器件阈值电压的调控，例如左侧栅极金属层4a、右侧栅极金属层4b均选用金属“铝”作为金属层的材料，而顶部栅极金属层4c选用金属“钨”作为金属层的材料。

本发明的保护内容不局限于以上实施例。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中，并且以所附的权利要求书为保护范围。