PIN单元器件及其制备方法和指纹识别传感器及其制备方法与流程

本发明涉及但不限于电子技术，尤指一种pin单元器件及其制备方法和指纹识别传感器及其制备方法。

背景技术：

pin光电探测器件是光学指纹识别以及x-ray平板探测器的核心电子元器件，其光电特性直接制约着整个系统的性能。而其制备方法又制约了产品生产效率的高低。

在pin单元器件的制备过程中，n型重掺杂层即n+层采用非晶硅(a-si)形成，由于a-si带隙较窄，对可见光不能完全透明，不能让更多的可见光到达层，从而降低了pin器件的光响应特性。

技术实现要素：

本发明提供一种pin单元器件及其制备方法和指纹识别传感器及其制备方法，能够提高pin器件的光响应特性。

为了达到本发明目的，本发明提供了一种pin单元器件，包括：下部电极、p型重掺杂和本征层pi层、氧化物半导体层、上部电极，以及保护层；其中，

氧化物半导体层为n型重掺杂层n+层。

可选地，所述氧化物半导体为铟镓锌氧化物igzo，所述igzo为厚度为400埃的重掺杂n层；

所述igzo的电阻率小于或等于10000。

可选地，所述igzo与所述上部电极同时沉积同时刻蚀。

本申请还提供了一种pin单元器件的制备方法，包括：

以溅射技术沉积出一层金属薄膜作为门电极，经过光刻湿法刻蚀后得到下部电极；

以等离子体化学气象沉积pecvd技术沉积pi层；

以溅射技术沉积出氧化物半导体层；

以溅射沉积铟锡氧化物半导体透明导电膜ito作为上部电极；

以pecvd技术沉积出氮化硅作为保护层。

可选地，所述氧化物半导体层为铟镓锌氧化物igzo。

可选地，还包括：

将所述igzo在pecvd中进行氢气等离子清洗处理，使所述igzo形成为厚度为400埃的重掺杂n层；

所述igzo的电阻率小于或等于10000。

可选地，所述igzo与所述上部电极同时沉积同时刻蚀。

本申请又提供了一种指纹识别传感器，包括上述任一项所述的pin器件单元。

本申请再提供了一种指纹识别传感器的制备方法，包括：

以溅射技术连续沉积ito、金属薄膜mo并经过半色调掩膜工艺，湿法刻蚀得到所需图形，其中，mo图形作为igzo薄膜晶体管tft门gate图形，ito图形作为pin的下部电极；

以等离子体化学气象沉积pecvd技术沉积出二氧化硅sio2作为tft的gi层，经过光刻，干法刻蚀得到所需的图形；

以溅射技术沉积igzo，经过光刻，湿法刻蚀工艺得到所需图形。一部分图形作为tft有源active层，另一部分图形作为pin的n+层；

以溅射技术沉积monb/cu/monb作为sd，经过光刻，湿法刻蚀得到所需图形；

以pecvd技术沉积sio2作为tft钝化层pvx，经过光刻，干法刻蚀得到所需图形；

以pecvd技术沉积ip层；

以溅射技术沉积mo，经过光刻，湿法刻蚀后，得到所需的图形，一部分图形作为tft遮光层，另一部分作为pin的上部电极。

可选地，所述沉积ip层之前还包括：对所述igzo进行氢气等离子处理，使所述igzo的电阻率小于或等于10000。

与现有技术相比，本发明pin单元器件，其特征在于，包括：下部电极、p型重掺杂和本征层、氧化物半导体层、上部电极，以及保护层；其中，氧化物半导体层为n型重掺杂层n+层。本发明的pin单元器件中，采用氧化物半导体代替a-si作为n+层，由于氧化物半导体如igzo带隙较宽，对可见光完全透明，因此，能让更多的可见光到达层，从而提高了pin器件的光响应特性。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本申请pin单元器件实施例的结构示意图；

图2为本申请pin器件单元出现整流作用的波形示意图；

图3为本申请pin器件单元的信噪比测试示意；

图4为本申请pin器件单元应用在指纹识别传感器的实施例的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

图1为本申请pin单元器件实施例的结构示意图，如图1所示，本发明pin器件包括：下部电极、p型重掺杂和本征层即pi层、氧化物半导体层、上部电极，以及保护层。其中，

氧化物半导体可以为：如铟镓锌氧化物(igzo，indiumgalliumzincoxide)等。

本发明的pin单元器件中，采用氧化物半导体代替a-si作为n型重掺杂层即n+层，由于氧化物半导体如igzo带隙较宽，对可见光完全透明，因此，能让更多的可见光到达层，从而提高了pin器件的光响应特性。

可选地，igzo为厚度为400埃(a)的重掺杂n层。

可选地，可以通过将igzo在等离子体化学气象沉积(pecvd)中进行氢气(h2)等离子(plasma)清洗处理，使得igzo的电阻率达到10000左右，较佳地，igzo的电阻率小于或等于10000。这样对提高pin器件的光响应特性提供了更好的保障。

可选地，上部电极可以使用铟锡氧化物半导体透明导电膜(ito)来生成。

可选地，igzo层与上部电极的沉积方法都可以采用溅射(sputer)技术来沉积，因此，在沉积完igzo层后可以马上沉积ito层(本文中称为同时沉积)，而不需要更换设备，而且，igzo和ito可以同时刻蚀，这样有效缩短了干刻时间，降低了干刻成本，进而提高了生产效率。

相应地，本发明pin单元器件的制备方法可以包括：

以sputter技术沉积出一层金属薄膜如mo(厚度为如2200a)作为门(gate)电极，经过光刻(photo)湿法刻蚀(wetetch)后得到下部电极；

以pecvd技术沉积p型重掺杂和本征层即pi层，其中，p层可以是重掺杂的a-si，ph3比例为1％，p层的厚度可以为500a，本征非晶硅a-si层即i层的厚度可以为9000a；

以sputer技术沉积出氧化物半导体层如igzo，可以是厚度为400a重掺杂的n层，也就是说，在本发明的pin单元器件制备过程中，以sputer技术沉积出氧化物半导体层如igzo作为n+层；进一步地，可以通过将igzo在pecvd中进行h2，plasma清洗处理，使得薄膜的电阻率达到10000左右，较佳地，电阻率小于或等于10000，提高了pin单元器件的光响应特性；

以sputter沉积ito作为上部电极，经过photo湿法刻蚀技术后得到所需花样，采用干刻(dryetch)技术刻蚀pin成所需形状；

以pecvd技术沉积出氮化硅(sinx)作为保护层，厚度可以是1500a，经过photo和刻蚀得出所需的花样。

可选地，igzo层与上部电极的沉积方法都可以采用溅射(sputer)技术来沉积，因此，在沉积完igzo层后可以马上沉积ito层，而不需要更换设备，而且，igzo和ito可以同时刻蚀，这样有效缩短了干刻时间，降低了干刻成本，进而提高了生产效率。

图2为本发明pin器件单元出现整流作用的波形示意图，如图2所示，在正向偏压条件下，已经形成了明显的整流作用，也就是说已形成了pn结。

图3为本申请pin器件单元的信噪比测试示意，如图3所示，在-5vpn结反偏的状态下，假设光照强度为700尼特(nit)时，测试得到的信噪比为10⁴数量级，这要比采用a-si形成的pin结构高出一个数量级左右。图3中，系列1为暗态下电流，系列2为光态下电流，电流测试器件的面积为20×20微米，如图3所示，光态下电流会更大一些。如图3所示，采用本发明的pin器件单元，即使是在(0-5)v的正偏条件下，也能保证信噪比在10⁴数量级。也就是说，本发明提供的pin器件单元，完全可以应用在显示屏中的指纹识别技术中。

本发明还提供一种指纹识别传感器，包括上述任一项的pin器件单元。

图4为本申请pin器件单元应用在指纹识别传感器的实施例的制备方法形成的结构示意图，如图4所示，本发明指纹识别传感器的制备方法可以包括：

以sputter技术连续沉积ito、金属薄膜如mo，经过半色调掩膜(halftonemask)工艺，wetetch得到所需图形；其中，mo图形作为igzo薄膜晶体管(tft)gate图形，而ito图形作为pin的下部电极。其中，ito的厚度可以为400a，mo的厚度可以为2200a。

以pecvd技术沉积出二氧化硅(sio2)作为tft的gi层，经过photo，dryetch得到所需的图形；其中，gi层的厚度可以为4000a。

以sputter技术沉积氧化物半导体层如igzo，经过photo、wetetch工艺得到所需图形，其中，一部分图形作为tft有源(tftactive)层，另一部分图形作为pin的n+层；其中，igzo层的厚度可以为500a。

以sputter技术沉积三层金属monb/cu/monb作为sd，经过photo、wetetch得到所需图形。

以pecvd技术沉积sio2作为tft钝化层(pvx)，经过photo、dryetch得到所需图形；其中，tftpvx层的厚度可以为3000a。

以pecvd技术沉积ip层，沉积之前对igzo进行h2、plasma处理，使igzo的电阻率达到10000以下；其中，p层的厚度可以为500a，i层的厚度可以为9000a。

以sputter技术沉积mo，经过photo、wetetch后，得到所需的图形，其中，一部分图形作为tft遮光层，另一部分图形作为pin的上部电极；其中，mo的厚度可以为2200a。

如图4所示，本发明中的pin单元器件与氧化物薄膜晶体管(oxidetft)一同制备，这样，相比于现有技术中的先制备oxidetft再制备pin器件单元的方法，大大提高了生产效率。

可选地，在沉积ip层之前还包括：

对igzo进行h2plasma处理。使igzo的电阻率达到10000以下，提高了pin单元器件的光响应特性。

本发明实施例还提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行上述任一项的pin单元器件的制备方法，和/或指纹识别传感器的制备方法。

本发明还提供一种用于实现pin单元器件的制备方法的装置，至少包括存储器和处理器，其中，

存储器中存储有以下可执行指令：在pin单元器件制备过程中，以sputer技术沉积出氧化物半导体层如igzo作为n+层。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述，仅为本发明的较佳实例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。