显示装置及其制造方法与流程

本公开涉及一种显示装置及其制造方法。

背景技术：

随着信息技术的进步，作为用户与信息之间的连接媒介的显示装置的市场增长。因此，越来越多地使用诸如有机发光显示装置、液晶显示器(lcd)和等离子体显示面板(pdp)的显示装置。

显示装置包括显示面板以及驱动显示面板的驱动器，显示面板包括多个子像素。驱动器包括向显示面板供应扫描信号(或选通信号)的扫描驱动器以及向显示面板供应数据信号的数据驱动器。

在显示装置中，当扫描信号和数据信号被供应给成矩阵形式设置的子像素时，所选择的子像素发射光，因此显示图像。显示装置可基于氧化物薄膜晶体管(tft)来实现显示面板。

然而，氧化物晶体管具有不稳定负偏压热照明应力(nbtis)特性，为了改进此特性，在现有技术中，已提出了将阻挡环境光的光阻挡层插入氧化物晶体管的下部中的方案。然而，所提出的方案导致在特定区域中在光阻挡层与源/漏金属层之间短路，这需要被改进。

技术实现要素：

本公开的一方面提供了一种显示装置，该显示装置包括第一基板、光阻挡层、缓冲层、半导体层、绝缘层和源/漏金属层。所述源/漏金属层被设置在绝缘层上并且具有不与光阻挡层交叠的未交叠区域。

本公开的另一方面提供了一种制造显示装置的方法。制造显示装置的方法包括以下步骤：在第一基板上形成光阻挡层；在光阻挡层上形成缓冲层；在缓冲层上形成半导体层；在半导体层上形成绝缘层；以及在绝缘层上形成源/漏金属层，其中，因为光阻挡层和源/漏金属层交叠的区域被去除，所以光阻挡层具有未交叠区域。

附图说明

附图被包括以提供对本发明的进一步理解，并且被并入本说明书并构成本说明书的一部分，附图示出本发明的实施方式并且与说明书一起用于说明本发明的原理。

图1是根据本公开的实施方式的有机发光显示装置的示意性框图。

图2是子像素的示意性电路图。

图3是根据本公开的实施方式的子像素的电路图。

图4是根据本公开的实施方式的显示面板的横截面图。

图5是根据本公开的实施方式的子像素的平面图。

图6是示出子像素的电路区域以说明现有技术的方案的问题的平面图。

图7是图6的区域a1-a2的横截面图。

图8是示出子像素的电路区域以说明本公开的第一实施方式的平面图。

图9是图8的区域b1-b2的横截面图。

图10是示出子像素的电路区域以说明本公开的第二实施方式的平面图。

图11是图10的区域c1-c2的横截面图。

图12是示出子像素的电路区域以说明本公开的第三实施方式的平面图。

图13是图12的区域d1-d2的横截面图。

图14是示出根据第一示例的光阻挡层的结构的示图。

图15是图14的区域ext的放大图。

图16是示出根据第二示例的光阻挡层的结构的示图。

图17是图16的区域ext的放大图。

图18是示出根据第三示例的光阻挡层的结构的示图。

图19是图18的区域ext的放大图。

具体实施方式

现在将详细参照本发明的实施方式，其示例示出于附图中。

以下，将参照附图详细描述本公开的实施方式。

根据本公开的实施方式的显示装置被实现为电视、视频播放器、个人计算机、家庭影院等。作为显示装置的显示面板，可选择性地使用液晶显示面板、有机发光显示面板、电泳显示面板、等离子体显示面板等，但是本公开不限于此。以下，为了描述的目的，将描述基于有机发光显示面板的有机发光显示装置作为示例。

图1是根据本公开的实施方式的有机发光显示装置的示意性框图，图2是子像素的示意性电路图，图3是根据本公开的实施方式的子像素的电路图，图4是根据本公开的实施方式的显示面板的横截面图，图5是根据本公开的实施方式的子像素的平面图。

如图1所示，根据本公开的实施方式的有机发光显示装置包括图像处理单元110、定时控制器120、数据驱动器130、扫描驱动器140和显示面板150。

图像处理单元110将数据使能信号de与从外部源供应的数据信号data一起输出。除了数据使能信号de以外，图像处理单元110还可输出垂直同步信号、水平同步信号和时钟信号中的一个或更多个，但是为了描述的目的，将省略这些信号。

定时控制器120从图像处理单元110接收数据使能信号de、包括垂直同步信号、水平同步信号、时钟信号等的驱动信号以及数据信号data。定时控制器120基于驱动信号来输出用于控制扫描驱动器140的操作定时的选通定时控制信号gdc以及用于控制数据驱动器130的操作定时的数据定时控制信号ddc。

响应于从定时控制器120供应的数据定时控制信号ddc，数据驱动器130对从定时控制器供应的数据信号data进行采样并锁存，以将其转换为伽马参考电压并且输出所转换的伽马参考电压。数据驱动器130通过数据线dl1至dln来输出数据信号data。数据驱动器130可按照集成电路(ic)的形式来设置。

响应于从定时控制器120供应的选通定时控制信号gdc，扫描驱动器140在使选通电压的电平移位的同时输出扫描信号。扫描驱动器140通过扫描线gl1至glm输出扫描信号。扫描驱动器140可按照ic的形式或者按照面板内栅极的方式设置在显示面板150中。

响应于从数据驱动器130和扫描驱动器140供应的数据信号data和扫描信号，显示面板150显示图像。显示面板150包括进行操作以显示图像的子像素sp。

子像素sp包括红色子像素、绿色子像素和蓝色子像素，或者包括白色子像素、红色子像素、绿色子像素和蓝色子像素。子像素sp可根据发光性质具有一个或更多个不同的发光区域。

如图2所示，单个子像素包括开关晶体管sw、驱动晶体管dr、电容器cst、补偿电路(cc)和有机发光二极管(oled)。

响应于通过第一扫描线gl1供应的扫描信号，开关晶体管sw执行开关操作，使得通过第一数据线dl1供应的数据信号作为数据电压被存储在电容器cst中。驱动晶体管dr根据存储在电容器cst中的数据电压来进行操作以允许驱动电流在第一电源线evdd与第二电源线evss之间流动。oled根据由驱动晶体管dr形成的驱动电流来操作以发射光。

补偿电路cc是在子像素的内部增加以便补偿驱动晶体管dr的阈值电压等的电路。补偿电路cc包括一个或更多个晶体管。补偿电路cc可根据补偿方法来不同地配置，将描述其示例。

如图3所示，补偿电路cc包括感测晶体管st和感测线vref。感测晶体管st连接至驱动晶体管dr的源极线与oled的阳极电极之间的节点(以下，称作“感测节点”)。感测晶体管st进行操作以将通过感测线vref传送的初始化电压(或感测电压)供应给感测节点或者对感测节点的电压或电流进行感测。

开关晶体管sw的第一电极连接至第一数据线dl1，其第二电极连接至驱动晶体管dr的栅极。驱动晶体管dr的第一电极连接至第一电源线evdd，其第二电极连接至oled的阳极电极。电容器cst的第一电极连接至驱动晶体管dr的栅极，其第二电极连接至oled的阳极电极。oled的阳极电极连接至驱动晶体管dr的第二电极，其阴极电极连接至第二电源线evss。感测晶体管st的第一电极连接至感测线vref，其第二电极连接至作为感测节点的oled的阳极电极。

根据补偿算法(或者补偿电路cc的配置)，感测晶体管st的操作时间可与开关晶体管sw的操作时间相似或相同。例如，开关晶体管sw的栅极可连接至1a扫描线gl1a，感测晶体管st的栅极可连接至1b扫描线gl1b。在另一示例中，连接至开关晶体管sw的栅极的1a扫描线gl1a和连接至感测晶体管st的栅极的1b扫描线gl1b可被公共地连接以被共享。

感测线vref可连接至数据驱动器。在这种情况下，数据驱动器可在图像的非显示周期期间或者在n帧(n是1或更大的整数)周期期间实时地感测子像素的感测节点，并且生成感测结果。开关晶体管sw和感测晶体管st可同时导通。在这种情况下，通过感测线vref的感测操作和输出数据信号的数据输出操作可基于数据驱动器的时分系统分开执行。

根据感测结果的补偿目标可以是数字数据信号、模拟数据信号、伽马等。另外，基于感测结果生成补偿信号(或补偿电压)的补偿电路可被实现为数据驱动器的内部电路、定时控制器的内部电路、或者单独的电路。

光阻挡层ls可仅被设置在驱动晶体管dr的沟道区下面，或者可被设置在开关晶体管sw和感测晶体管st的沟道区下面以及驱动晶体管dr的沟道区下面。光阻挡层ls可仅用于阻挡环境光的目的，或者可用作连接至另一电极或线并且形成电容器的电极等。

在图3中，作为示例示出了具有包括开关晶体管sw、驱动晶体管dr、电容器cst、有机发光二极管(oled)和感测晶体管(st)的3t(晶体管)1c(电容器)结构的子像素，这里，在增加补偿电路cc的情况下，子像素也可被配置为具有3t2c、4t2c、5t1c或6t2c结构。

如图4所示，子像素基于上面参照图3描述的电路形成在第一基板150a的显示区域aa中。形成在显示区域aa中的子像素通过保护膜(或保护基板)150b密封。标号na表示非显示区域。第一基板150a可选择性地由玻璃或者具有延展性的材料形成。

子像素按照红(r)、白(w)、蓝(b)和绿(g)颜色的顺序水平地或垂直地设置在显示区域aa中。子像素r、w、b和g形成单个像素p。然而，子像素的设置顺序可根据发光材料、发光区域、补偿电路的配置(或结构)等而不同地修改。另外，子像素r、b、g可形成单个像素p。

如图4和图5所示，具有发光区域ema和电路区域dra的第01子像素sp01和第02子像素sp02形成在显示区域aa中。第一电源线evdd可被设置在第01子像素sp01的左侧，感测线ref可被设置在第02子像素sp02的右侧，第一数据线dl1和第二数据线dl2可被设置在第01子像素sp01与第02子像素sp02之间。

第01子像素sp01可电连接至设置在其左侧的第一电源线evdd、设置在其右侧的第一数据线d1以及设置在第02子像素sp0的左侧的感测线vref。第02子像素sp02可电连接至设置在第01子像素sp01的左侧的第一电源线evdd、设置在其左侧的第二数据线dl2以及设置在其右侧的感测线ref。

在第01子像素sp01和第02子像素sp02中，设置在发光区域ema中的oled根据设置在电路区域dra中的开关晶体管和驱动晶体管的操作来发射光。

有机发光显示装置可基于氧化物晶体管tft来实现显示面板。然而，氧化物晶体管具有不稳定负偏压热照明应力(nbtis)。因此，为了改进此特性，在现有技术中，已提出了将阻挡环境光的光阻挡层插入氧化物晶体管下面的部分中的方案。然而，此方案导致在特定区域中在光阻挡层与源/漏金属层之间短路，因此这需要被改进。

以下，将描述用于解决现有技术的结构的问题的本公开的实施方式。

图6是示出子像素的电路区域以说明现有技术的方案的问题的平面图，图7是图6的区域a1-a2的横截面图。

如图6所示，在现有技术中，执行在第一基板上形成光阻挡层ls、半导体层act、栅金属层gate和源/漏金属层sd的工艺，以在电路区域内形成驱动晶体管dr、电容器cst等。

如图6的(a)所示，在第一基板上形成光阻挡层ls，在光阻挡层ls上形成缓冲层buf，在缓冲层buf上形成半导体层act。半导体层act可包括开放部分opn。

如图6的(b)所示，在半导体层act上形成第一绝缘层(未示出)，在第一绝缘层上形成栅金属层gate。为了以所示的形式形成栅金属层gate，执行构图，随后执行蚀刻工艺，随后，在暴露于栅金属层gate的周边的半导体层act上执行等离子体工艺以使它导电。

当执行使半导体层act导电的工艺时，被栅金属层gate覆盖的半导体层act具有半导体性质，而暴露于边缘部分的半导体层act具有金属性质。在半导体层act和栅金属层gate上形成第二绝缘层，并且在开放部分opn内形成使栅金属层gate的一部分暴露的第一接触孔ch1。

如图6的(c)所示，在第二绝缘层上形成第二接触孔ch2，并且在第二绝缘层上形成源/漏金属层sd。对源/漏金属层sd进行构图以按照区域划分。

源/漏金属层sd被分成连接至第一接触孔ch1以形成电容器cst的部分sdb、连接至第二接触孔ch2以连接至第一电源线的部分sda以及连接至感测晶体管的部分sdc。

如图7所示，在现有技术的结构中，在蚀刻第二绝缘层ild的工艺中进行过度蚀刻的情况下，在光阻挡层ls与源/漏金属层sd之间发生短路。

经审查，由于过度蚀刻、异物的影响以及层间结构而出现所述问题。在以下实施方式中，如下解决此问题。

图8是示出子像素的电路区域以说明本公开的第一实施方式的平面图，图9是图8的区域b1-b2的横截面图。

如图8所示，在第一实施方式中，执行在第一基板上形成光阻挡层ls、半导体层act、栅金属层gate和源/漏金属层sd的工艺以在电路区域中形成驱动晶体管dr、电容器cst等。半导体层act可选择性地由例如igzo形成，但是本公开不限于此。

如图8的(a)和图9所示，在第一基板上形成光阻挡层ls之后，去除源/漏金属层sd与半导体层act电连接的区域(ls与sd之间的交叠区域)。因此，光阻挡层ls具有未交叠区域lsd，因为源/漏金属层sd与半导体层act电接触的区域被去除。

未交叠区域lsd可与第二接触孔ch2的位置对应。然而，未交叠区域lsd可考虑工艺余量被设定为占据比第二接触孔ch2大的区域。另外，在附图中，例如，示出了未交叠区域lsd被设置在光阻挡层ls的上端的一个表面的外边缘处并且具有四边形(或矩形)形状，但是本公开不限于此，未交叠区域lsd的位置和形状可被修改以与接触结构对应。

光阻挡层ls形成为多层。光阻挡层ls可形成为包括mo(第一层)/tco(第二层)/mo(第三层)的三层。作为与第二层对应的tco，可选择性地使用例如ito，但是本公开不限于此。

在光阻挡层上形成缓冲层buf，并且在缓冲层上形成半导体层act。半导体层act可包括开放部分opn。开放部分opn是通过去除与要形成栅金属层gate的区域部分对应的半导体层act而形成的区域。半导体层act被构图以具有较小和较窄的面积以减少环境光的影响，但是其形状与光阻挡层ls的形状相似。在形成半导体层act之后，可执行在高温下执行热处理的工艺。

如图8的(b)和图9所示，在半导体层act上形成第一绝缘层(未示出)，并且在第一绝缘层上形成栅金属层gate。如所示，栅金属层gate可具有u形状，但是本公开不限于此。在栅金属层gate具有u形状的情况下，它可被称为u型晶体管。

为了以所示的形式形成栅金属层gate，在构图之后执行蚀刻工艺，并且在暴露于栅金属层gate的周边的半导体层act上执行等离子体工艺以使它导电。当执行使半导体层act导电的工艺时，被栅金属层gate覆盖的半导体层act具有半导体性质，而暴露于其周边的半导体层act具有金属性质。

在栅金属层gate上形成第二绝缘层ild，并且形成使栅金属层gate的一部分暴露的第一接触孔ch1。例如，第一接触孔ch1具有宽度比高度长的矩形形状，但是本公开不限于此。

如图8的(c)和图9所示，在第二绝缘层上形成第二接触孔ch2，并且在第二绝缘层ild上形成源/漏金属层sd。作为源/漏金属层sd的材料，可选择性地使用铜(cu)、铝(al)、金(au)、银(ag)、钛(ti)、钼(mol)、钨(w)和钽(ta)以及包括其中的一种或更多种的合金。上述材料也可被应用于光阻挡层ls和栅金属层gate。

源/漏金属层sd被构图并按照区域划分。源/漏金属层sd被分成连接至第一接触孔ch1以形成电容器cst的部分sdb、连接至第二接触孔ch2以连接至第一电源线的部分sda以及连接至感测晶体管的部分sdc。

如图9所示，在根据第一实施方式的结构中，即使在蚀刻第二绝缘层ild的工艺中进行了过度蚀刻，光阻挡层ls与源/漏金属层sd之间也不会发生短路。原因是因为考虑在工艺期间可能出现的诸如过度蚀刻或异物的影响的问题在光阻挡层ls中制备了未交叠区域lsd。

图10是示出子像素的电路区域以说明本公开的第二实施方式的平面图，图11是图10的区域c1-c2的横截面图。

如图10和图11所示，在第二实施方式中，执行在第一基板上形成光阻挡层ls、半导体层act、栅金属层gate和源/漏金属层sd的工艺以在电路区域内形成驱动晶体管dr、电容器cst等。半导体层act可选择性地由例如igzo形成，但是本公开不限于此。

如图10的(a)和图11所示，在第一基板上形成光阻挡层ls之后，去除源/漏金属层sd与半导体层act电连接的区域(ls与sd之间的交叠区域)。因此，光阻挡层ls具有未交叠区域lsd，因为源/漏金属层sd与半导体层act电接触的区域被去除。

未交叠区域lsd可与第二接触孔ch2的位置对应。然而，未交叠区域lsd可考虑工艺余量被设定为占据比第二接触孔ch2大的区域。另外，在附图中，例如，示出了未交叠区域lsd被设置在光阻挡层ls的上端的侧表面的外边缘处并且具有四边形(或矩形)形状，但是本公开不限于此，未交叠区域lsd的位置和形状可被修改以与接触结构对应。

在光阻挡层上形成缓冲层buf，并且在缓冲层上形成半导体层act。半导体层act被构图以具有较小和较窄的面积以减少环境光的影响，但是其形状与光阻挡层ls的形状相似。

如图10的(b)和图11所示，在半导体层act上形成第一绝缘层(未示出)，并且在第一绝缘层上形成栅金属层gate。如所示，栅金属层gate可具有i形状，但是本公开不限于此。在栅金属层gate具有i形状的情况下，它可被称为条型晶体管。

为了以所示的形式形成栅金属层gate，在构图之后执行蚀刻工艺，并且在暴露于栅金属层gate的周边的半导体层act上执行等离子体工艺以使它导电。当执行使半导体层act导电的工艺时，被栅金属层gate覆盖的半导体层act具有半导体性质，而暴露于其周边的半导体层act具有金属性质。

在栅金属层gate上形成第二绝缘层ild，并且形成使栅金属层gate的一部分暴露的第一接触孔ch1。例如，第一接触孔ch1具有四边形形状，但是本公开不限于此。

如图10的(c)和图11所示，在第二绝缘层上形成第二接触孔ch2，并且在第二绝缘层ild上形成源/漏金属层sd。作为源/漏金属层sd的材料，可选择性地使用铜(cu)、铝(al)、金(au)、银(ag)、钛(ti)、钼(mol)、钨(w)和钽(ta)以及包括其中的一种或更多种的合金。上述材料也可被应用于光阻挡层ls和栅金属层gate。

源/漏金属层sd被构图并按照区域划分。源/漏金属层sd被分成连接至第一接触孔ch1以形成电容器cst的部分sdb、连接至第二接触孔ch2以连接至第一电源线的部分sda以及连接至感测晶体管的部分sdc。

如图11所示，在根据第二实施方式的结构中，即使在蚀刻第二绝缘层ild的工艺中进行了过度蚀刻，光阻挡层ls与源/漏金属层sd之间也不会发生短路。原因是因为考虑在工艺期间可能出现的诸如过度蚀刻或异物的影响的问题在光阻挡层ls中制备了未交叠区域lsd。

在光阻挡层ls中制备了未交叠区域lsd的情况下，由于环境光的影响，nbtis特性可劣化。因此，在第二实施方式中，低反射率层可被增加到源/漏金属层sd以形成多层结构。源/漏金属层sd可被配置成包括低反射率层的n层(n是2或更大的整数)。在附图中，示出包括第一至第三层(sd1、sd2和sd3)的源/漏金属层sd作为示例。

包括在源/漏金属层sd中的低反射率层可吸收在入射或者从侧表面反射时引入的环境光。因此，具有低反射率层的源/漏金属层sd的结构的使用可改进在光阻挡层中形成未交叠区域lsd时可能发生的环境光的影响和nbtis特性的劣化的问题。

另外，当在配置源/漏金属层sd时增加低反射率层时，可调节偏移以具有如图11的(a)所示的源/漏金属层sd不与光阻挡层ls交叠的结构或者如图11的(b)所示的源/漏金属层sd与光阻挡层ls交叠的结构。

图12是示出子像素的电路区域以说明本公开的第三实施方式的平面图，图13是图12的区域d1-d2的横截面图。

如图12和图13所示，在第三实施方式中，执行在第一基板上形成光阻挡层ls、半导体层act、虚拟金属层met、栅金属层gate和源/漏金属层sd的工艺以在电路区域内形成驱动晶体管dr、电容器cst等。半导体层act可选择性地由例如igzo形成，但是本公开不限于此。

如图12的(a)和图13所示，在第一基板上形成光阻挡层ls之后，去除源/漏金属层sd与半导体层act电连接的区域(ls与sd之间的交叠区域)。因此，光阻挡层ls具有未交叠区域lsd，因为源/漏金属层sd与半导体层act电接触的区域被去除。

未交叠区域lsd可与第二接触孔ch2的位置对应。然而，未交叠区域lsd可考虑工艺余量被设定为占据比第二接触孔ch2大的区域。另外，在附图中，例如，示出了未交叠区域lsd被设置在光阻挡层ls的上端的侧表面的外边缘处并且具有矩形形状，但是本公开不限于此，未交叠区域lsd的位置和形状可被修改以与接触结构对应。

在光阻挡层上形成缓冲层buf，并且在缓冲层上形成半导体层act。半导体层act被构图以具有较小和较窄的面积以减少环境光的影响，但是其形状与光阻挡层ls的形状相似。

如图12的(b)和图13所示，虚拟金属层met形成在半导体层act上并且被构图以与半导体层act电接触(除了其与半导体层act的沟道区cn对应的区域之外)。作为虚拟金属层met的材料，可选择性地使用钼(mo)、钛(ti)、锆(zr)、钽(ta)、钨(w)、锰(mn)、钒(v)、铌(nb)、铁(fe)、钴(co)和镍(ni)以及包括其中的一种或更多种的合金。

除了其与半导体层act的沟道区cn对应的区域之外，虚拟金属层met具有与半导体层act对应的形状。半导体层act和虚拟金属层met的结构具有低反射率特性。当虚拟金属层met形成在半导体层act上时，可通过减小导电区域来增强加工性。另外，半导体层act的环境光吸收路径可被阻挡。另外，半导体层act和虚拟金属层met可通过半色调工艺来共同地蚀刻。

如图12的(c)和图13所示，在虚拟金属层met上形成第一绝缘层gi，并且在第一绝缘层gi上形成栅金属层gate。如所示，栅金属层gate可具有i形状或“丨”形状，但是本公开不限于此。在栅金属层gate具有i形状的情况下，它可被称为条型晶体管。

为了以所示的形式形成栅金属层gate，在构图之后执行蚀刻工艺，并且在暴露于栅金属层gate的周边的半导体层act上执行等离子体工艺以使它导电。当执行使半导体层act导电的工艺时，被栅金属层gate覆盖的半导体层act具有半导体性质，而暴露于其周边的半导体层act具有金属性质。

在栅金属层gate上形成第二绝缘层ild，并且形成使栅金属层gate的一部分暴露的第一接触孔ch1。例如，第一接触孔ch1具有四边形形状，但是本公开不限于此。

如图12的(d)和图13所示，在第二绝缘层上形成第二接触孔ch2，并且在第二绝缘层ild上形成源/漏金属层sd。作为源/漏金属层sd的材料，可选择性地使用铜(cu)、铝(al)、金(au)、银(ag)、钛(ti)、钼(mol)、钨(w)和钽(ta)以及包括其中的一种或更多种的合金。上述材料也可被应用于光阻挡层ls和栅金属层gate。

源/漏金属层sd被构图并按照区域划分。源/漏金属层sd被分成连接至第一接触孔ch1以形成电容器cst的部分sdb、连接至第二接触孔ch2以连接至第一电源线的部分sda以及连接至感测晶体管的部分sdc。

可通过第一实施方式和第二实施方式看出，另外，在第三实施方式中，即使在蚀刻第二绝缘层ild的工艺中进行了过度蚀刻，光阻挡层ls与源/漏金属层sd之间也不会发生短路。原因是因为考虑在工艺期间可能出现的诸如过度蚀刻或异物的影响的问题在光阻挡层ls中制备了未交叠区域lsd。

在光阻挡层ls中制备了未交叠区域lsd的情况下，由于环境光的影响，nbtis特性可劣化。因此，在第三实施方式中，除了与半导体层act的沟道区cn对应的区域之外，在半导体层act上一起沉积虚拟金属层met。

虚拟金属层met可吸收在入射或从侧表面反射之后到来的光。因此，虚拟金属层met的使用可改进在光阻挡层中形成未交叠区域lsd时可能发生的环境光的影响和nbtis特性的劣化的问题。

可从本公开的第一实施方式至第三实施方式看出，通过接触孔电连接的源/漏金属层sd可在垂直方向上或者水平方向上被构图。因此，光阻挡层ls的未交叠区域lsd可按照各种位置和形状来形成。

上述显示面板可被应用于诸如底栅、双栅或共面结构的一般晶体管结构。另外，上述显示面板可按照顶部发射、底部发射、双发射方式来实现。另外，除了氧化物晶体管之外，上述晶体管也可被应用于基于任一种半导体材料实现的晶体管。

此外，在上述的第一实施方式至第三实施方式中，可使用下面所描述的光阻挡层。

图14是示出根据第一示例的光阻挡层的结构的示图，图15是图14的区域ext的放大图，图16是示出根据第二示例的光阻挡层的结构的示图，图17是图16的区域ext的放大图，图18是示出根据第三示例的光阻挡层的结构的示图，图19是图18的区域ext的放大图。

如图14和图15的第一示例所示，光阻挡层ls可包括第一层ls1至第五层ls5。例如，光阻挡层ls可形成为包括mo(第一层)/ito(第二层)/mo(第三层)/moti(第四层)/tio2(第五层)的五层膜。然而，当没有形成tio2膜时，光阻挡层ls可形成为包括mo(第一层)/ito(第二层)/mo(第三层)/moti(第四层)的四层膜。

形成在光阻挡层ls上的缓冲层buf可选择性地由例如sio2形成。然而，这里，mo与sio2之间的附着性不好。因此，可将ti或moti作为第四层ls4增加到作为第三层ls3的mo以获得更好的附着性。关于这一点，上面设置的moti可在执行高温工艺时改进针对sio2的附着性，mo可抑制针对ito的反应性。另外，moti具有优异的吸收光的能力，因此它可进一步减小环境光的影响。

如图16和图17的第二示例所示，光阻挡层ls可包括第一层ls1至第四层ls4。例如，光阻挡层ls可形成为包括mo(第一层)/ito(第二层)/mo(第三层)/sinx(第四层)的四层膜。

形成在光阻挡层ls上的缓冲层buf可选择性地由例如sio2形成。然而，这里，mo与sio2之间的附着性不好。因此，可将sinx作为第四层ls4增加到作为第三层ls3的mo以获得更好的附着性。关于这一点，sinx可改进针对sio2的附着性并且增强吸收光的能力以减小环境光的影响。

如图18和图19的第三示例所示，光阻挡层ls可包括第一层ls1至第四层ls4。例如，光阻挡层ls可形成为包括mo(第一层)/ito(第二层)/mo(第三层)/ito(第四层)的四层膜。

形成在光阻挡层ls上的缓冲层buf可选择性地由例如sio2形成。然而，这里，mo与sio2之间的附着性不好。因此，可将ito作为第四层ls4增加到作为第三层ls3的mo以获得更好的附着性。关于这一点，ito可改进针对sio2的附着性并且增强吸收光的能力以减小环境光的影响。

此外，作为增加到光阻挡层ls的第三层的低反射率材料，可选择性地使用钛(ti)、锆(zr)、铪(hf)、钒(v)、铌(nb)、钽(ta)、铬(cr)和钨(w)以及包括其中的一种或更多种的合金。上面的第一示例至第三示例可被应用于选自上面在实施方式中描述的栅金属层、虚拟金属层和源/漏金属层中的一个或更多个层。

如上所述，在本公开中，通过防止光阻挡层与源/漏金属层之间发生短路的问题并且使由于半导体层的暴露引起的环境光的影响最小化，可增强显示面板的产率和驱动可靠性。另外，通过改进当制造氧化物晶体管时可能出现的问题并且增强光吸收特性，可增强显示面板的产率和驱动可靠性。

本申请要求2015年10月23日提交的韩国专利申请no.10-2015-0147982的优先权，其出于所有目的以引用方式并入本文，如同在本文中充分阐述一样。