一种阵列基板、显示面板及显示装置的制作方法

本发明涉及显示技术领域，尤指一种阵列基板、显示面板及显示装置。

背景技术：

为了提高显示装置的显示效果，越来越多的人开始将注意力投向显示装置的窄边框设计，尤其是对于用于大屏幕户外显示的拼接屏，窄边框显示装置可以有效降低拼接屏中拼接缝的宽度，显著提高整体的显示效果。

现有技术对于窄边框显示器的制作通常时通过压缩边框处的元件尺寸的方式，这样不仅压缩比例有限，而且会提高工艺的要求，降低生产良率，同时产品的性能也会受到一定的影响。

因此，如何在保持原有的下边框处各元件性能和尺寸的情况下，压缩下边框处的宽度达到窄边框的效果，是本领域亟需解决的技术问题。

技术实现要素：

本发明实施例提供一种阵列基板、显示面板及显示装置，用以解决现有技术中存在阵列基板的非显示区的宽度较大而不利于窄边框的问题。

本发明实施例提供了一种阵列基板，所述阵列基板分为显示区和包围所述显示区的非显示区，所述阵列基板包括：设置在所述显示区的多条数据线，分别设置在所述非显示区的多路分配器组件、测试开关组件和多条数据信号扇区走线；其中，

所述多路分配器组件的信号输出端与所述多条数据线电连接，所述多路分配器组件的第一信号输入端与所述多条数据信号扇区走线电连接，所述多路分配器组件的第二信号输入端与所述测试开关组件的输出端电连接；

所述测试开关组件设置于所述多路分配器组件远离所述显示区的一侧；

所述多条数据信号扇区走线与所述测试开关组件具有重叠区域且异层设置。

另一方面，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。

另一方面，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。

本发明有益效果如下：

本发明实施例提供的一种阵列基板、显示面板及显示装置，通过将设置在非显示区的多条数据信号扇区走线与测试开关组件变更为异层设置，使两者具有重叠区域，以改变目前的阵列基板中非显示区的元件连续排列的顺序，从而在保持原有的下边框处各元件性能和尺寸的情况下，压缩了非显示区的宽度，可以在不提高工艺要求和降低生产良率的基础上，达到阵列基板窄边框的效果。

附图说明

图1a为现有技术中的阵列基板的结构示意图；

图1b和图1c分别为现有技术中的阵列基板的电路结构示意图；

图1d为与图1c对应的具体俯视结构示意图；

图2a至图2c分别为本发明实施例提供的阵列基板的结构示意图；

图3a至图3d分别为本发明实施例提供的阵列基板的电路结构示意图；

图4a至图4d分别为与图3a至图3d对应的具体俯视结构示意图；

图5为本发明实施例提供的显示面板的结构示意图；

图6为本发明实施例提供的显示装置的结构示意图。

具体实施方式

下面结合附图，对本发明实施例提供的阵列基板、显示面板及显示装置的具体实施方式进行详细地说明。

附图中各元件的形状和大小不反映阵列基板的真实比例，目的只是示意说明本发明内容。

目前，显示有的阵列基板中，在一侧的非显示区例如下边框(border)处，如图1a所示，一般会包括：多路分配器组件demux、测试开关组件vtsw、数据信号扇区走线fanouta、驱动芯片ic和柔性电路板焊盘fpcpad等元件。

在下边框处，从显示区指向外边缘的方向，多路分配器组件demux、测试开关组件vtsw、数据信号扇区走线fanouta、驱动芯片ic和柔性电路板焊盘fpcpad依次连续排列。因此，一般下边框处的总宽度为这几个元件的宽度之和。

具体地，多路分配器组件demux和测试开关组件vtsw的宽度之和一般在700μm左右，数据信号扇区走线fanouta的宽度一般在2080μm左右，驱动芯片ic和柔性电路板焊盘fpcpad的宽度一般在2300μm左右，因此，下边框处至少需要具有5080μm的宽度才能满足需求。

为压缩下边框处的宽度达到窄边框的效果，目前只能通过压缩多路分配器组件demux、测试开关组件vtsw和数据信号扇区走线fanouta等元件的尺寸，这样不仅压缩比例有限，而且会提高工艺的要求，降低生产良率，同时产品的性能也会受到一定的影响。

因此，如何在保持原有的下边框处各元件性能和尺寸的情况下，压缩下边框处的宽度达到窄边框的效果，是本领域亟需解决的技术问题。

基于此，本发明实施例提供了一种阵列基板，如图2a至图2c所示，阵列基板分为显示区aa和包围显示区aa的非显示区(图2a至图2c中仅示出了下边框处的非显示区)；阵列基板具体包括：设置在显示区aa的多条数据线data(图2a至图2c中未示出，图3a至图3d中示出)，分别设置在非显示区的多路分配器组件demux、测试开关组件vtsw和多条数据信号扇区走线fanouta；其中，

如图3a至图3d所示，多路分配器组件demux的信号输出端a与多条数据线data电连接，多路分配器组件demux的第一信号输入端b与多条数据信号扇区走线fanouta电连接，多路分配器组件demux的第二信号输入端c与测试开关组件vtsw的输出端电连接；

如图2a至图2c所示，测试开关组件vtsw设置于多路分配器组件demux远离显示区aa的一侧；

如图2a至图2c所示，多条数据信号扇区走线fanouta与测试开关组件vtsw具有重叠区域且异层设置。

具体地，在本发明实施例提供的上述阵列基板中，通过将设置在非显示区的多条数据信号扇区走线fanouta与测试开关组件vtsw变更为异层设置，即在不同层设置元件结构，例如，可以将多条数据信号扇区走线fanouta设置在测试开关组件vtsw的所在膜层之上，使两者具备在阵列基板上的正投影存在重叠区域的条件，进而调整两者的结构使两者具有重叠区域，以改变目前的阵列基板中非显示区的元件连续排列的顺序，从而在保持原有的下边框处各元件性能和尺寸的情况下，压缩了非显示区的宽度，可以在不提高工艺要求和降低生产良率的基础上，达到阵列基板窄边框的效果。

在具体实施时，在本发明实施例提供的上述阵列基板中，根据上述多条数据信号扇区走线fanouta与测试开关组件vtsw的实际尺寸，可以看出，多条数据信号扇区走线fanouta的宽度远大于测试开关组件vtsw的宽度，因此，为了最大限度的压缩下边框处的宽度，如图2a和图3a所示，可以设置为多条数据信号扇区走线fanouta的宽度完全覆盖测试开关组件vtsw的宽度，这样，组成下边框处的总宽度中可以减去测试开关组件vtsw的宽度，从而最大程度的压缩下边框的宽度。当然，在实际设计中，也可以根据需要将多条数据信号扇区走线fanouta与测试开关组件vtsw设置为在宽度方向部分重叠，即存在宽度方向测试开关组件vtsw不被多条数据信号扇区走线fanouta的区域，在此不做限定。其中，图3a为与图2a对应的具体电路结构示意图，图4a为与图3a对应的具体俯视结构示意图。

进一步地，在本发明实施例提供的上述阵列基板中，为了进一步压缩下边框处的宽度，如图2b和图3b所示，多条数据信号扇区走线fanouta还可以与多路分配器组件demux具有重叠区域且异层设置。这样，通过将设置在非显示区的多条数据信号扇区走线fanouta与多路分配器组件demux变更为异层设置，例如，可以将多条数据信号扇区走线fanouta设置在多路分配器组件demux的所在膜层之上，使两者具备在阵列基板上的正投影存在重叠区域的条件，进而调整两者的结构使两者具有重叠区域，以进一步改变目前的阵列基板中非显示区的元件连续排列的顺序，从而在保持原有的下边框处各元件性能和尺寸的情况下，进一步压缩非显示区的宽度，可以在不提高工艺要求和降低生产良率的基础上，进一步达到阵列基板窄边框的效果。其中，图3b为与图2b对应的具体电路结构示意图，图4b为与图3b对应的具体俯视结构示意图。

并且，在具体实施时，在本发明实施例提供的上述阵列基板中，根据上述多条数据信号扇区走线fanouta与多路分配器组件demux的实际尺寸，可以看出，多条数据信号扇区走线fanouta的宽度远大于多路分配器组件demux和测试开关组件vtsw的宽度之和，因此，为了最大限度的压缩下边框处的宽度，如图2b和图3b所示，可以设置为多条数据信号扇区走线fanouta的宽度完全覆盖多路分配器组件demux和测试开关组件vtsw的宽度，这样，组成下边框处的总宽度中可以减去多路分配器组件demux和测试开关组件vtsw的宽度，从而最大程度的压缩下边框的宽度。当然，在实际设计中，也可以根据需要将多条数据信号扇区走线fanouta与多路分配器组件demux设置为在宽度方向部分重叠，即存在宽度方向多路分配器组件demux不被多条数据信号扇区走线fanouta的区域，在此不做限定。

在具体实施时，为了实现多条数据信号扇区走线fanouta的宽度完全覆盖多路分配器组件demux和测试开关组件vtsw的宽度，从而最大程度的压缩下边框的宽度，在本发明实施例提供的上述阵列基板中，如图3b所示，可以将多路分配器组件demux的第一信号输入端b与信号输出端a设置于同一侧，且为多路分配器组件demux靠近显示区aa的一侧。即将多路分配器组件demux与多条数据信号扇区走线fanouta电连接的第一信号输入端b的位置进行变更，从如图1b所示的目前的位于测试开关组件vtsw远离多路分配器组件demux的一侧，变更为如图3b所示的多路分配器组件demux靠近显示区aa的一侧，使多条数据信号扇区走线fanouta的起始端位于多路分配器组件demux靠近显示区aa的一侧，多条数据信号扇区走线fanouta覆盖多路分配器组件demux和测试开关组件vtsw后，在测试开关组件vtsw远离多路分配器组件demux的一侧出现多条数据信号扇区走线fanouta的结束端。由于多路分配器组件demux和测试开关组件vtsw与多条数据信号扇区走线fanouta位于不同膜层，因此，将多条数据信号扇区走线fanouta在宽度方向覆盖多路分配器组件demux和测试开关组件vtsw不会造成布线混乱和信号干扰问题。

在具体实施时，在本发明实施例提供的上述阵列基板中，为了保证多条数据信号扇区走线fanouta分别与多路分配器组件demux和测试开关组件vtsw异层设置，具体地，如图4a至图4d所示，可以将多条数据信号扇区走线fanouta设置于第一导电层m1，为了便于后续布线连接，第一导电层m1可以位于多路分配器组件demux和测试开关组件vtsw之上，即第一导电层m1为最顶端的导电膜层。当然，在具体实施时，也可以在目前阵列基板中已存在的任何两层导电层之间新增加一层第一导电层m1，在此不做限定。

进一步地，在本发明实施例提供的上述阵列基板中，如图4a至图4d所示，多路分配器组件demux所包含的导电图案可以分别设置于第二导电层m2和第三导电层m3；其中，第一导电层m1位于第二导电层m2之上，第二导电层m2位于第三导电层m3之上。即多路分配器组件demux可以占用目前阵列基板中已存在的两个导电层m2和m3，这两个导电层m2和m3均在第一导电层m1的下方。

在具体实施时，在本发明实施例提供的上述阵列基板中，多路分配器组件demux的主要作用是将多个数据线data与一条数据信号扇区走线fanouta连接，以便通过一条数据信号扇区走线fanouta和多个开关元件的分时开启，相互配合为多条数据线data提供数据信号，这样相对于数据线data的数量，可以降低数据信号扇区走线fanouta的数量，便于后续驱动芯片ic与数据信号扇区走线fanouta的电连接。基于此，多路分配器组件demux如图3a至图3d所示，一般包括：多个第一薄膜晶体管t1，以及多条时钟控制信号线ckhr、ckhg和ckhb；其中，

各第一薄膜晶体管t1与各条数据线data一一对应；第一薄膜晶体管t1分为多组(虚线框所示)，每组第一薄膜晶体管t1对应一条数据信号扇区走线fanouta；图3a至图3d中示出了两组第一薄膜晶体管t1分别与两条数据信号扇区走线fanouta对应的情况；

每组第一薄膜晶体管t1中各第一薄膜晶体管t1的源极与对应的数据信号扇区走线fanouta电连接，栅极与不同的时钟控制信号线ckhr、ckhg和ckhb电连接，漏极与不同的数据线data电连接。

在具体应用时，时钟控制信号线ckhr、ckhg和ckhb周期性顺序加载开启电压，使每组第一薄膜晶体管t1中对应连接的各第一薄膜晶体管t1周期性顺序处于导通状态，在第一薄膜晶体管t1处于导通状态时，数据信号扇区走线fanouta与对应的数据线data导通，以加载对应的数据线data所需的数据信号。

在具体实施时，在本发明实施例提供的上述阵列基板中，为了便于实现多路分配器组件demux中第一薄膜晶体管t1和时钟控制信号线ckhr、ckhg和ckhb的图案，如图4a至图4d所示，第一薄膜晶体管t1的源极和漏极，以及时钟控制信号线ckhr、ckhg和ckhb可以均设置于第二导电层m2；如图4a至图4d所示，多路分配器demux中的跳线，以及第一薄膜晶体管t1的栅极可以设置于第三导电层m3。其中，多路分配器demux中的跳线为两个元件之间重叠部分的走线，例如图4a中第一薄膜晶体管t1的源极与数据信号扇区走线fanouta之间需要通过与时钟信号线ckhr、ckhg和ckhb交叉的跳线电连接。

同样，在具体实施时，在本发明实施例提供的上述阵列基板中，如图4a至图4d所示，测试开关组件vtsw所包含的导电图案也可以分别设置于第二导电层m2和第三导电层m3。即测试开关组件vtsw可以占用目前阵列基板中已存在的两个导电层m2和m3，这两个导电层m2和m3均在第一导电层m1的下方。

在具体实施时，在本发明实施例提供的上述阵列基板中，测试开关组件vtsw的主要作用是在阵列基板在未安装驱动芯片ic之前进行测试，通过测试开关组件vtsw可以对显示区的数据线data加载数据信号，以便测试显示区是否达到质检标准。基于此，测试开关组件vtsw，如图3a至图3d所示，一般包括：至少两条测试信号线do和de，多个第二薄膜晶体管t2，以及开关信号线vt；其中，各第二薄膜晶体管t2与各条数据信号扇区走线fanouta一一对应；第二薄膜晶体管t2的漏极与对应的数据信号扇区走线fanouta电连接，栅极与开关信号线vt电连接；每相邻的两个第二薄膜晶体管t2的源极分别与不同的测试信号线do和de电连接。

具体地，图3a至图3d中以设置两条测试信号线do和de为例进行说明，其中奇数的第二薄膜晶体管t2的源极与测试信号线do电连接，偶数的第二薄膜晶体管t2的源极与测试信号线de电连接。在开关信号线vt加载开启信号时，全部第二薄膜晶体管t2处于导通状态，通过对测试信号线do和de分时加载或全部加载测试信号，可以测量处数据线的短路和断路情况。

在具体实施时，在本发明实施例提供的上述阵列基板中，为了便于实现测试开关组件vtsw中第二薄膜晶体管t2、测试信号线do和de、以及开关信号线vt的图案，如图4a至图4d所示，第二薄膜晶体管t2的源极和漏极，测试信号线do和de，以及开关信号线vt可以均设置于第二导电层m2；测试开关组件vtsw中的跳线，以及第二薄膜晶体管t2的栅极设置于第三导电层m3。其中，测试开关组件vtsw中的其中，多路分配器demux中的跳线为两个元件之间重叠部分的走线，例如图4a中第二薄膜晶体管t2的漏极与数据信号扇区走线fanouta之间需要通过与开关信号线vt交叉的跳线电连接。

进一步地，为了实现触控功能，在本发明实施例提供的上述阵列基板中还可以集成触控电极，例如可以采用公共电极进行分割后复用触控电极的功能，也可以单独设置触控电极的图案等，在此不做限定。当阵列基板具有触控功能时，为了传递触控信号，如图3c和图3d所示，在阵列基板中还可以包括：设置在显示区aa的多条触控信号线tx，以及设置于非显示区的多条触控信号扇区走线fanoutb；触控信号线tx和触控信号扇区走线fanoutb一般对应电连接，具体可以是一一对应的关系，也可以如图3c和图3d所示的两条触控信号线tx和一条触控信号扇区走线fanoutb对应电连接。触控信号扇区走线fanoutb的一端与触控信号线tx连接，另一端一般与驱动芯片ic连接，用于传输驱动芯片ic与触控信号线tx之间加载的触控信号。

在具体实施时，在本发明实施例提供的上述阵列基板中，在显示区aa内，数据线data和触控信号走线tx一般异层设置，以避免布线影响开口率。例如如图4c至图4d所示，一般将数据线data设置于第二导电层m2，将触控信号线tx设置于第一导电层m1。即触控信号线tx所在膜层位于数据线data所在膜层之上。并且，如图1d所示，现有的触控信号扇区走线fanoutb一般和触控信号线tx同层设置，即同时设置于第一导电层m1。

基于此，在具体实施时，在本发明实施例提供的上述阵列基板中，当位于第一导电层m1的数据信号扇区走线fanouta的数量不多的情况下，如图3c和图4c所示，可以将多条触控信号扇区走线fanoutb保持设置于第一导电层m1。即保持如图1c所示的现有的阵列基板中的多条触控信号扇区走线fanoutb的膜层位置，在第一导电层m1同时设置数据信号扇区走线fanouta和触控信号扇区走线fanoutb。其中，图4c为与图3c对应的具体俯视结构示意图。

或者，在具体实施时，在本发明实施例提供的上述阵列基板中，当位于第一导电层m1的数据信号扇区走线fanouta的数量较多的情况下，如图3d和图4d所示，可以将多条触控信号扇区走线fanoutb从目前的如图1c所示的第一导电层m1变更为设置于第二导电层m2，以满足数据信号扇区走线fanouta的布线空间要求，仅在第一导电层m1设置数据信号扇区走线fanouta。其中，图4d为与图3d对应的具体俯视结构示意图，图1d为与图1c对应的具体俯视结构示意图。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图2c所示，一般还会包括：设置于非显示区的驱动芯片ic和柔性电路板焊盘fpcpad；其中，驱动芯片ic的一端分别与数据信号扇区走线fanouta和触控信号扇区走线fanoutb电连接，驱动芯片ic的另一端通过连接走线与柔性电路板焊盘fpcpad电连接。驱动芯片ic主要用于提供数据线和触控信号线的信号，柔性电路板焊盘fpcpad主要用于与外接的柔性电路板fpc相互搭接。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图2c所示，驱动芯片ic一般设置于数据信号扇区走线fanouta和触控信号扇区走线fanoutb远离显示区aa的一侧；柔性电路板焊盘fpcpad一般设置于驱动芯片ic远离显示区aa的一侧。

较佳地，如图2c所示，在本发明实施例提供的上述阵列基板中，最大限度的压缩下边框处的宽度时，从显示区aa区指向外边缘处方向依次排列以下元件：数据信号扇区走线fanouta和触控信号扇区走线fanoutb→驱动芯片ic→柔性电路板焊盘fpcpad。并且，多路分配器组件demux和测试开关组件vtsw设置于数据信号扇区走线fanouta和触控信号扇区走线fanoutb下方与其在宽度方向重叠。按照数据信号扇区走线fanouta的宽度一般在2080μm左右，以及驱动芯片ic和柔性电路板焊盘fpcpad的宽度一般在2300μm左右计算，下边框处仅需要具有4380μm的宽度就能满足需求，可以节省700μm左右的多路分配器组件demux和测试开关组件vtsw的宽度之和，因此有利于实现窄边框设计。

基于同一发明构思，本发明实施例还提供了一种如图5所示的显示面板，包括本发明实施例提供的上述阵列基板，该显示面板可以为：液晶显示面板、有机电致发光显示面板、等离子体显示面板等任何包含阵列基板的显示面板。该显示面板可以是刚性的显示面板也可以是柔性的显示面板，图5中仅示出了刚性的显示面板，但本申请对此不做限制。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。

基于同一发明构思，本发明实施例还提供了一种如图6所示的显示装置，包括本发明实施例提供的上述显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。

本发明实施例提供的上述阵列基板、显示面板及显示装置，阵列基板包括：设置在显示区的多条数据线，以及分别设置在非显示区的多路分配器组件、测试开关组件和多条数据信号扇区走线；其中，多路分配器组件的信号输出端与多条数据线电连接，多路分配器组件的第一信号输入端与多条数据信号扇区走线电连接，多路分配器组件的第二信号输入端与测试开关组件的输出端电连接；测试开关组件设置于多路分配器组件远离显示区的一侧。通过将设置在非显示区的多条数据信号扇区走线与测试开关组件变更为异层设置，使两者具有重叠区域，以改变目前的阵列基板中非显示区的元件连续排列的顺序，从而在保持原有的下边框处各元件性能和尺寸的情况下，压缩了非显示区的宽度，可以在不提高工艺要求和降低生产良率的基础上，达到窄边框的效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。