一种发光二极管芯片的制备方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管芯片的制备方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种将电能转化为光能的半导体电子器件。芯片是发光二极管最重要的组成部分。

现有led芯片的制备方法包括：在蓝宝石衬底上依次形成n型氮化物半导体层、有源层、p型氮化物半导体层、透明导电层；在第一道光刻工艺形成的光刻胶的保护下刻蚀透明导电层、p型氮化物半导体层和有源层，形成从透明导电层延伸至n型氮化物半导体层的凹槽；去除第一道光刻工艺形成的光刻胶；在透明导电层、凹槽的侧壁和凹槽内的n型氮化物半导体层上形成钝化层；在第二道光刻工艺形成的光刻胶的保护下刻蚀钝化层和透明导电层，形成从钝化层延伸至p型氮化物半导体层的通孔和从钝化层延伸至n型氮化物半导体层的通孔；在第二道光刻工艺形成的光刻胶、通孔内的p型氮化物半导体层和通孔内的n型氮化物半导体层上铺设电极材料；去除第二道光刻工艺形成的光刻胶和光刻胶上的电极材料，形成设置在p型氮化物半导体层上的p型电极和设置在n型氮化物半导体层上的n型电极。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

从钝化层延伸至p型氮化物半导体层的通孔的侧壁垂直于p型氮化物半导体层，设置在p型氮化物半导体层上的p型电极与透明导电层之间无法形成良好的接触，注入p型电极的电流没有通过透明导电层进行沿平行于p型氮化物半导体层的表面的方向的扩展，而是直接流向p型电极下方的p型氮化物半导体层，只有p型电极下方的p型氮化物半导体层的空穴注入有源层与电子进行复合发光，导致芯片的发光效率很低。如果钝化层内的通孔和透明导电层内的通孔分别采用不同的光刻工艺形成的光刻胶形成，则增加了一道光刻工艺，增大了芯片的制作成本。

技术实现要素：

为了解决现有技术导致芯片的发光效率很低的问题，本发明实施例提供了一种发光二极管芯片的制备方法。所述技术方案如下：

本发明实施例提供了一种发光二极管芯片的制备方法，所述制备方法包括：

在衬底上依次形成n型半导体层、有源层、p型半导体层和透明导电层；

在p型半导体层上铺设第一层光刻胶，并对所述第一层光刻胶进行曝光和显影，形成第一图形的光刻胶；

去除没有所述第一图形的光刻胶覆盖的所述透明导电层、所述p型半导体层和所述有源层，形成从所述透明导电层延伸至所述n型半导体层的凹槽；

去除所述第一图形的光刻胶；

在所述透明导电层、所述凹槽的侧壁和所述凹槽内的所述n型半导体层上形成钝化层；

在所述钝化层上铺设第二层光刻胶，并对所述第二层光刻胶进行曝光和第一次显影，形成第二图形的光刻胶，所述第二层光刻胶为负性光刻胶；

去除没有所述第二图形的光刻胶覆盖的所述钝化层和所述透明导电层，形成从所述钝化层延伸至所述p型半导体层的第一通孔和从所述钝化层延伸至所述n型半导体层的第二通孔；

对所述第二层光刻胶进行第二次显影，形成第三图形的光刻胶；

去除没有所述第三图形的光刻胶覆盖的所述钝化层，增大所述第一通孔的容积；

在所述第二层光刻胶、所述第一通孔内的p型半导体层和所述第二通孔内的n型半导体层上铺设电极材料；

去除所述第二层光刻胶和所述第二层光刻胶上的电极材料，形成设置在所述p型半导体层上的p型电极和设置在所述n型半导体层上的n型电极。

可选地，所述第二图形的光刻胶的侧面和底面之间的夹角为15°～75°，所述第二图形的光刻胶的底面为所述第二图形的光刻胶的表面中与所述钝化层接触的表面，所述第二图形的光刻胶的侧面为所述第二图形的光刻胶的表面中与所述第二图形的光刻胶的底面相邻的表面。

优选地，所述对所述第二层光刻胶进行第一次显影，形成第二图形的光刻胶，包括：

采用浓度为2％～3.5％的显影液对所述第二层光刻胶进行第一次显影，第一次显影的时间为5s～35s。

进一步地，所述第三图形的光刻胶的侧面和底面之间的夹角为105°～165°，所述第三图形的光刻胶的底面为所述第三图形的光刻胶的表面中与所述钝化层接触的表面，所述第三图形的光刻胶的侧面为所述第三图形的光刻胶的表面中与所述第三图形的光刻胶的底面相邻的表面。

具体地，所述对所述第二层光刻胶进行第二次显影，形成第三图形的光刻胶，包括：

采用浓度为2％～3.5％的显影液对所述第二层光刻胶进行第二次显影，第二次显影的时间为60s～120s。

可选地，所述第二层光刻胶的厚度为2.5μm～4.2μm。

优选地，在对所述第二层光刻胶进行曝光时，曝光的能量为65mj/cm²～140mj/cm²。

可选地，所述第一层光刻胶为正性光刻胶或者负性光刻胶。

优选地，所述对所述第一层光刻胶进行显影，形成第一图形的光刻胶，包括：

采用浓度为2％～3.5％的显影液对所述第一层光刻胶进行显影，显影的时间为55s～85s。

可选地，所述第一层光刻胶的厚度为2.5μm～4.5μm，在对所述第一层光刻胶进行曝光时，曝光的能量为55mj/cm²～85mj/cm²。

本发明实施例提供的技术方案带来的有益效果是：

通过在p型半导体层上铺设第一层光刻胶并进行曝光和显影，形成第一图形的光刻胶，利用第一图形的光刻胶形成从透明导电层延伸至n型半导体层的凹槽；通过在钝化层上铺设第二层光刻胶并对进行曝光和第一次显影，形成第二图形的光刻胶，利用第二图形的光刻胶形成从钝化层延伸至p型半导体层的第一通孔和从钝化层延伸至n型半导体层的第二通孔，再对第二层光刻胶进行第二次显影，形成第三图形的光刻胶，利用第三图形的光刻胶增大钝化层内第一通孔的尺寸，以露出透明导电层，使设置在第一通孔内的p型电极可以沉积在透明导电层上，利用透明导电层将注入p型电极的电流通过透明导电层进行横向扩展，增加注入有源层与电子进行复合发光的空穴数量，进而提高芯片的发光效率，而且整个过程只需要两道光刻工艺，实现成本低。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的一种发光二极管芯片的制备方法的流程图；

图2a-图2k是本发明实施例一提供的发光二极管芯片制备过程中的结构示意图；

图3是本发明实施例二提供的一种发光二极管芯片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例

本发明实施例提供了一种发光二极管芯片的制备方法，参见图1，该制备方法包括：

步骤101：在衬底上依次形成n型半导体层、有源层、p型半导体层和透明导电层。

图2a为步骤101执行之后发光二极管芯片的结构示意图。其中，10为衬底，20为n型半导体层，30为有源层，40为p型半导体层，50为透明导电层。

具体地，该步骤101可以包括：

采用气相外延生长技术在衬底上依次形成n型半导体层、有源层、p型半导体层；

采用物理气相沉积技术在p型半导体层上形成透明导电层。

具体地，衬底可以为蓝宝石衬底，也可以为硅衬底。n型半导体层可以为n型氮化镓层，p型半导体层可以为p型氮化镓层。有源层可以包括多个铟镓氮层和多个氮化镓层，多个铟镓氮层和多个氮化镓层交替层叠设置。

更具体地，衬底的厚度可以为550微米，n型半导体层的厚度可以为2.5微米，有源层的厚度可以为145纳米，p型半导体层的厚度可以为65纳米，有源层中铟镓氮层和氮化镓层的层数之和可以为16层。

可选地，透明导电层的材料可以为氧化铟锡、铝掺杂的氧化锌透明导电玻璃、镓掺杂的氧化锌透明导电玻璃、氧化锌、镍金合金中的一种。

具体地，透明导电层的厚度可以为5nm。

可选地，衬底和n型半导体层之间还可以设有缓冲层。具体地，缓冲层可以为氮化镓层，也可以为氮化铝层，以缓解蓝宝石衬底和n型氮化镓层之间的晶格失配。

具体地，缓冲层的厚度可以为2微米。

可选地，有源层和p型半导体层之间还可以设有电子阻挡层。具体地，电子阻挡层可以为铝镓氮层，以阻挡n型半导体层提供的电子越过发光层注入p型半导体层，与p型半导体层提供的空穴发生非辐射复合。

具体地，电子阻挡层的厚度可以为100纳米。

步骤102：在p型半导体层上铺设第一层光刻胶，并对第一层光刻胶进行曝光和显影，形成第一图形的光刻胶。

图2b为步骤102执行之后发光二极管芯片的结构示意图。其中，100为第一层光刻胶。

在实际应用中，第一图形的光刻胶用于在透明导电层上开设延伸到n型半导体层的凹槽，以在凹槽内的n型半导体层上设置n型电极，因此第一图形的光刻胶覆盖在除凹槽的开设区域以外的透明导电层上。

具体地，第一层光刻胶可以为正性光刻胶，也可以负性光刻胶。不对第一层光刻胶的类型进行限制，可以根据实际需求选取，实现方便。

其中，正性光刻胶在光照后可溶于适当的溶剂中，而没有光照则是不可溶物质。如果对正性光刻胶的一部分曝光，另一部分不曝光，再将正性光刻胶放置在显影液中，则曝过光的正性光刻胶会溶解在显影液中，而没有曝光的正性光刻胶则保持不变。

而负性光刻胶正好相反，在光照后会形成不可溶物质，而没有光照则可溶于适当的溶剂中。如果对负性光刻胶的一部分曝光，另一部分不曝光，再将负性光刻胶放置在显影液中，则曝过光的负性光刻胶会保持不变，而没有曝光的负性光刻胶会溶解在显影液中。

可选地，第一层光刻胶的厚度可以为2.5μm～4.5μm。一方面可以确保第一层光刻胶可以在去除一部分的透明导电层、p型半导体层和有源层的过程中，对另一部分的透明导电层、p型半导体层和有源层形成良好的保护，另一方面也可以避免材料的浪费。

优选地，第一层光刻胶的厚度可以为3.7μm，此时效果最佳。

优选地，在对第一层光刻胶进行曝光时，曝光的能量可以为55mj/cm²～85mj/cm²，以对第一层光刻胶进行充分的曝光。

更优选地，在对第一层光刻胶进行曝光时，曝光的能量可以为70mj/cm²，此时效果最佳。

可选地，该步骤102可以包括：

采用浓度为2％～3.5％的显影液对第一层光刻胶进行显影，显影的时间为55s～85s，以使第一层光刻胶形成所需图形。

其中，显影液是显影物质和水组成的溶液，显影液的浓度为显影液中显影物质与溶液的体积比。

若显影液的浓度小于2％，或者显影的时间小于55s，则可能无法完全溶解光刻胶；若显影液的浓度大于3.5％，或者显影时间超过85s，则可能造成溶解过度。

优选地，显影液的浓度可以为2.38％，显影的时间可以为75s，此时效果最佳。

步骤103：去除没有第一图形的光刻胶覆盖的透明导电层、p型半导体层和有源层，形成从透明导电层延伸至n型半导体层的凹槽。

图2c为步骤103执行之后发光二极管芯片的结构示意图。其中，200为凹槽。

具体地，该步骤103可以包括：

采用湿法腐蚀技术去除没有第一图形的光刻胶覆盖的透明导电层；

采用干法刻蚀技术去除没有第一图形的光刻胶覆盖的p型半导体层和有源层，形成从透明导电层延伸至n型半导体层的凹槽。

步骤104：去除第一图形的光刻胶。

图2d为步骤104执行之后发光二极管芯片的结构示意图。

具体地，该步骤104可以包括：

采用去胶液去除第一图形的光刻胶。

步骤105：在透明导电层、凹槽的侧壁和凹槽内的n型半导体层上形成钝化层。

图2e为步骤105执行之后发光二极管芯片的结构示意图。其中，60为钝化层。

具体地，该步骤105可以包括：

采用物理气相沉积技术在透明导电层、凹槽的侧壁和凹槽内的n型半导体层上形成钝化层。

具体地，钝化层的材料可以为二氧化硅或者氮化硅。

更具体地，钝化层的厚度可以为80nm～240nm。

在实际应用中，钝化层的厚度一般为240nm，此时效果最佳。

步骤106：在钝化层上铺设第二层光刻胶，并对第二层光刻胶进行曝光和第一次显影，形成第二图形的光刻胶，第二层光刻胶为负性光刻胶。

图2f为步骤106执行之后发光二极管芯片的结构示意图。其中，300为第二层光刻胶。

在实际应用中，第二图形的光刻胶用于在钝化层和透明导电层上开设延伸到p型半导体层的第一通孔，在钝化层上开设延伸到n型半导体层的第二通孔，以在第一通孔内的p型半导体层上设置p型电极，在第二通孔内的n型半导体层上设置n型电极，因此第二图形的光刻胶覆盖在除第一通孔和第二通孔的开设区域以外的钝化层上。

可选地，第二层光刻胶的厚度可以为2.5μm～4.2μm。一方面可以确保第二层光刻胶可以在去除一部分钝化层和透明导电层的过程中，对另一部分的钝化层和透明导电层形成良好的保护，另一方面也可以避免材料的浪费。

优选地，在对第二层光刻胶进行曝光时，曝光的能量可以为65mj/cm²～140mj/cm²，以对第一层光刻胶进行合适的曝光，避免曝光不足或者曝光过度。

可选地，第二图形的光刻胶的侧面和底面之间的夹角可以为15°～75°。其中，第二图形的光刻胶的底面为第二图形的光刻胶的表面中与钝化层接触的表面，第二图形的光刻胶的侧面为第二图形的光刻胶的表面中与第二图形的光刻胶的底面相邻的表面。

需要说明的是，对第二层光刻胶(负性光刻胶)进行第一次显影的时候，由于是刚开始进行显影，因此第二层光刻胶的上表面接触的显影液比下表面多，第二层光刻胶的上表面被溶解的速度会比下表面快，第二图形的光刻胶的侧面和底面之间的夹角会呈锐角。根据第二图形的光刻胶的侧面和底面之间的夹角是否为锐角，即可确定第一次显影是否完成。

优选地，该步骤106可以包括：

采用浓度为2％～3.5％的显影液对第二层光刻胶进行第一次显影，第一次显影的时间为5s～35s。通过控制显影液的溶度和显影时间，实现第二图形的光刻胶的侧面和底面之间的夹角为15°～75°。

若显影液的浓度小于2％，或者显影的时间小于55s，则可能无法完全溶解光刻胶；若显影液的浓度大于3.5％，或者显影时间超过35s，则可能造成溶解过度。

优选地，显影液的浓度可以为2.38％，显影的时间可以为15s，此时效果最佳。

步骤107：去除没有第二图形的光刻胶覆盖的钝化层和透明导电层，形成从钝化层延伸至p型半导体层的第一通孔和从钝化层延伸至n型半导体层的第二通孔。

图2g为步骤107执行之后发光二极管芯片的结构示意图。其中，400为第一通孔，500为第二通孔。

具体地，该步骤107可以包括：

采用第一腐蚀液去除没有第二图形的光刻胶覆盖的钝化层，形成从钝化层延伸至透明导电层的第一通孔和从钝化层延伸至n型半导体层的第二通孔；

采用第二腐蚀液去除没有第二图形的光刻胶覆盖的透明导电层，形成从透明导电层延伸至p型半导体层的第一通孔，从透明导电层延伸至p型半导体层的第一通孔和从钝化层延伸至透明导电层的第一通孔连通，第二腐蚀液和第一腐蚀液为不同的腐蚀液。

更具体地，第一腐蚀液可以为氟系腐蚀液，如氢氟酸；第二腐蚀液可以为无机酸系腐蚀液，如盐酸(又名氢氯酸，hcl)、盐酸和氯化铁(fecl3)的混合液等。

步骤108：对第二层光刻胶进行第二次显影，形成第三图形的光刻胶。

图2h为步骤108执行之后发光二极管芯片的结构示意图。

可选地，第三图形的光刻胶的侧面和底面之间的夹角可以为105°～165°，第三图形的光刻胶的底面为第三图形的光刻胶的表面中与钝化层接触的表面，第三图形的光刻胶的侧面为第三图形的光刻胶的表面中与第三图形的光刻胶的底面相邻的表面。

需要说明的是，对第二层光刻胶进行曝光时，曝光的负性光刻胶的边缘上表面的光照会强于下表面，由于第二层光刻胶为负性光刻胶，而负性光刻胶是光照后形成不溶性物质，因此第二次将曝光后的光刻胶放置在显影液进行显影，对负性光刻胶进行了充分的显影，第二层光刻胶的侧面和底面之间的夹角会变成钝角。根据第二图形的光刻胶的侧面和底面之间的夹角是否为钝角，即可确定第二次显影是否完成。

优选地，该步骤108可以包括：

采用浓度为2％～3.5％的显影液对第二层光刻胶进行第二次显影，第二次显影的时间为60s～120s。

若显影液的浓度小于2％，或者显影时间小于60s，则可能无法完全溶解没有被曝光的负性光刻胶；若显影液的浓度大于3.5％，或者显影时间超过120s，则可能造成负性光刻胶的边缘也被溶解掉。

优选地，显影液的浓度可以为2.38％，显影的时间可以为75s，此时效果最佳。

步骤109：去除没有第三图形的光刻胶覆盖的钝化层，增大第一通孔的容积。

图2i为步骤109执行之后发光二极管芯片的结构示意图。

具体地，该步骤109可以与步骤107相同，在此不再详述。

容易知道，由于第二层光刻胶从第二图形变成第三图形，因此可以再次去除没有第二层光刻胶覆盖的钝化层，增大第一通孔的容积，使钝化层内的第一通孔尺寸大于透明导电层内的第一通孔尺寸，设置在第一通孔内的p型电极的边缘可以沉积在透明导电层上，注入p型电极的电流可以通过透明导电层进行横向扩展，从而驱动更多p型半导体层提供的空穴注入有源层与电子进行复合发光，提高了芯片的发光效率。

步骤110：在第二层光刻胶、第一通孔内的p型半导体层和第二通孔内的n型半导体层上铺设电极材料。

图2j为步骤110执行之后发光二极管芯片的结构示意图。其中，70为电极材料。

具体地，该步骤110可以包括：

采用物理沉积技术在第二层光刻胶、第一通孔内的p型半导体层和第二通孔内的n型半导体层上铺设电极材料。

具体地，电极材料可以为金、铝、铜、镍、铂、铬、钛中的一种或多种。

步骤111：去除第二层光刻胶和第二层光刻胶上的电极材料，形成设置在p型半导体层上的p型电极和设置在n型半导体层上的n型电极。

图2k为步骤111执行之后发光二极管芯片的结构示意图。其中，71为p型电极，72为n型电极。

具体地，该步骤111可以与步骤104相同，在此不再详述。

可选地，p型电极和n型电极垂直于芯片的层叠方向的截面可以包括圆形截面、椭圆形截面、多边形截面中的一种。

优选地，p型电极和n型电极垂直于芯片的层叠方向的截面还可以包括长方形区域，以利于电流的横向扩展。

本发明实施例通过在p型半导体层上铺设第一层光刻胶并进行曝光和显影，形成第一图形的光刻胶，利用第一图形的光刻胶形成从透明导电层延伸至n型半导体层的凹槽；通过在钝化层上铺设第二层光刻胶并对进行曝光和第一次显影，形成第二图形的光刻胶，利用第二图形的光刻胶形成从钝化层延伸至p型半导体层的第一通孔和从钝化层延伸至n型半导体层的第二通孔，再对第二层光刻胶进行第二次显影，形成第三图形的光刻胶，利用第三图形的光刻胶增大钝化层内第一通孔的尺寸，以露出透明导电层，使设置在第一通孔内的p型电极可以沉积在透明导电层上，利用透明导电层将注入p型电极的电流通过透明导电层进行横向扩展，增加注入有源层与电子进行复合发光的空穴数量，进而提高芯片的发光效率，而且整个过程只需要两道光刻工艺，实现成本低。

实施例二

本发明实施例提供了一种发光二极管芯片的制备方法，该制备方法是实施例一提供的制备方法的一种具体实现，参见图3，该制备方法包括：

步骤201：在衬底上依次形成厚度为2.5μm的n型半导体层、厚度为145nm的有源层、厚度为65nm的p型半导体层和厚度为240nm的透明导电层。

步骤202：在p型半导体层上铺设厚度为3.7μm的第一层光刻胶，并对第一层光刻胶进行曝光和显影，形成第一图形的光刻胶，曝光的能量为70mj/cm²，显影液的浓度为2.38％，显影的时间为75s。

步骤203：去除没有第一图形的光刻胶覆盖的透明导电层、p型半导体层和有源层，形成从透明导电层延伸至n型半导体层的凹槽。

步骤204：去除第一图形的光刻胶。

步骤205：在透明导电层、凹槽的侧壁和凹槽内的n型半导体层上形成厚度为240nm的钝化层。

步骤206：在钝化层上铺设厚度为3.8μm的第二层光刻胶，并对第二层光刻胶进行曝光和第一次显影，形成第二图形的光刻胶，第二层光刻胶为负性光刻胶，曝光的能量为105mj/cm²，显影液的浓度为2.38％，显影的时间为15s。

步骤207：去除没有第二图形的光刻胶覆盖的钝化层和透明导电层，形成从钝化层延伸至p型半导体层的第一通孔和从钝化层延伸至n型半导体层的第二通孔。

步骤208：对第二层光刻胶进行第二次显影，形成第三图形的光刻胶，显影液的浓度为2.38％，显影的时间为75s。

步骤209：去除没有第三图形的光刻胶覆盖的钝化层，增大第一通孔的容积。

步骤210：在第二层光刻胶、第一通孔内的p型半导体层和第二通孔内的n型半导体层上铺设厚度为1.4μm的电极材料。

步骤211：去除第二层光刻胶和第二层光刻胶上的电极材料，形成设置在p型半导体层上的p型电极和设置在n型半导体层上的n型电极。

实验发现，本实施例制备的芯片相比于现有技术(对第二层光刻胶只进行一次显影，其它步骤与本申请相同)制备的芯片，发光效率提高了2％。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。