有机发光装置中具有合并间隔件的装置的制作方法

本发明实施例涉及有机发光装置中具有合并间隔件的装置。

背景技术：

有机发光装置(oled)因为有机材料的固有性质(例如其的可挠性，其使有机材料特别适合于制造在可挠衬底上)而变得愈加受期望。oled利用在跨装置施加电压时发光的薄的有机膜。oled正变成用于例如平板显示器、照明及背光照明的应用的愈加受欢迎技术。

技术实现要素：

本发明的实施例涉及一种集成电路，其包括：有机发光装置(oled)，其放置于衬底上方；及晶体管，其耦合到所述有机发光装置，所述晶体管包括：一对源极/漏极区域，其放置于所述衬底内且通过沟道区域分离；及栅极结构，其上覆所述沟道区域；其中所述栅极结构包括栅极电极及通过合并间隔件而与所述栅极电极分离的虚设图案。

本发明的实施例涉及一种包含有机发光装置(oled)的集成电路，其包括：一对源极/漏极区域，其放置于衬底上；栅极结构，其放置于所述对源极/漏极区域之间及所述衬底上方，所述栅极结构包括：栅极电极，其通过栅极电介质与所述衬底分离；及虚设图案，其设置于所述栅极电极旁边；及合并间隔件，其放置于所述栅极电极与所述虚设图案之间且邻接所述栅极电极及所述虚设图案。

本发明的实施例涉及一种用于制造包含有机发光装置(oled)的集成电路的方法，所述方法包括：在衬底上方形成栅极介电层及多晶硅层；根据一或多个硬掩模层图案化所述多晶硅层及所述栅极介电层以同时形成多晶硅栅极及虚设多晶硅图案；在所述衬底上方及所述多晶硅栅极与所述虚设多晶硅图案之间形成保护层；及执行回蚀过程以沿所述衬底移除所述保护层且沿所述多晶硅栅极及所述虚设多晶硅图案减小所述保护层的厚度，以形成所述多晶硅栅极与所述虚设多晶硅图案之间的合并间隔件。

附图说明

当结合附图阅读时，自以下详细描述最佳理解本揭露的方面。应注意，根据行业中的标准实践，未按比例绘制各种装置。事实上，为了论述的清楚起见，各种装置的尺寸可任意增大或缩小。

图1绘示包含具有发光组件及逻辑装置的oled的集成电路的一些实施例的示意图。

图2绘示包含合并间隔件的图1的集成电路的逻辑装置的一些实施例的横截面图。

图3绘示包含合并间隔件的图2的逻辑装置的一些实施例的俯视图。

图4到10绘示展示形成包含具有合并间隔件的逻辑装置的集成电路的方法的横截面图的一些实施例。

图11绘示形成包含具有合并间隔件的逻辑装置的集成电路的方法的一些实施例的流程图。

具体实施方式

以下揭示提供用于实施所提供的目标的不同装置的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且不意欲为限制性的。例如，在下文描述中，第一装置形成在第二装置上方或上可包含其中第一装置及第二装置直接接触形成的实施例，且还可包含其中额外装置可形成于第一装置与第二装置之间，使得第一装置与第二装置可能未直接接触的实施例。此外，本揭露可在各种实例中重复参考数字及/或字母。此重复为出于简单及清楚的目的且本身并不指示所论述的各种实施例及/或构形之间的关系。

此外，为便于描述，空间相对术语(例如“底下”、“下方”、“下”、“上方”、“上”及类似者)可在本文中用于描述一个组件或装置与另一(些)组件或装置的关系，如图中所绘示。除了图中所描绘的定向之外，所述空间相对术语还意欲涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或以其它定向)，且同样可相应地解释本文中所使用的空间相对描述词。

愈加受期望的有机发光装置利用在跨膜施加电压时发光的薄的有机膜。有机发光装置受逻辑装置控制，例如依8v到10v的偏压范围操作的中电压晶体管。由于针对不同技术节点按比例调整装置，所以减小栅极电介质及沟道长度。逻辑装置的挑战的一者为其栅极诱发的漏极泄漏(被称作gidl)。gidl归因于栅极与漏极重叠的场耗尽区域中的带间漏极到衬底穿隧电流的泄漏机制。gidl引入关闭状态泄漏，此在装置设计中造成严重限制。

本揭露涉及一种包含逻辑装置的有机发光装置及一种相关联的制造方法，所述逻辑装置包括虚设图案及合并间隔件以延伸逻辑装置的栅极电极与漏极区域之间的距离。在一些实施例中，所述有机发光装置放置于衬底上方。所述逻辑装置耦合到所述有机发光装置且包括放置于所述衬底内且通过沟道区域分离的一对源极/漏极区域。栅极结构上覆所述沟道区域且包括栅极电极及通过合并间隔件而与所述栅极电极分离的虚设图案。通过将所述虚设图案及所述合并间隔件布置于所述栅极电极与所述源极/漏极区域之间，放大所述栅极电极与所述源极/漏极区域之间的距离，借此减小栅极诱发的漏极泄漏(gidl)效应。

图1展示用于oled装置的集成电路100的示意图。在一些实施例中，电路100包含耦合到逻辑装置(例如驱动晶体管110及选择晶体管108)的oled照明组件102。在一些实施例中，选择晶体管108连接于数据线104与驱动晶体管110的栅极电极之间。选择晶体管108的栅极电极连接到选择线106，使得施加到选择线106的适当电压将接通选择晶体管108，从而容许数据线104上的电压施加到驱动晶体管110的栅极电极，且接通驱动晶体管110。在一些实施例中，oled照明组件102具有直接连接到驱动晶体管110的源极/漏极区域的一者的阳极(或阴极)。在一些实施例中，驱动晶体管110的另一源极/漏极区域连接到偏压源vdd。存储电容器112可连接于偏压源vdd与驱动晶体管110的栅极电极之间。结果，当驱动晶体管110通过选择晶体管108接通时，足够电压施加到驱动晶体管110，使得足够高的电流可流过oled照明组件102以产生光。在一些实施例中，集成电路100可为矩阵显示器中的单元模块。如将结合后图更详细说明，逻辑装置(例如驱动晶体管110或选择晶体管108)可具有与其栅极电极邻接布置且通过合并间隔件分离的虚设图案，使得栅极电极与漏极区域隔开，借此减小栅极诱发的漏极泄漏(gidl)效应且改进oled装置的效率及敏感度。

图2绘示包含合并间隔件的图1的集成电路100的逻辑装置200的一些实施例的横截面图。如上文提及，逻辑装置200可为间接或直接耦合到oled照明组件的晶体管，例如图1的驱动晶体管110或选择晶体管108。在一些实施例中，逻辑装置200包括放置于衬底202内的一对源极/漏极区域206a、206b。所述对源极/漏极区域206a、206b通过沟道区域204分离。在一些实施例中，衬底202可包括经配置以提供如模/数转换、放大、存储、滤波等的此些功能的互补金属氧化物半导体(cmos)装置。在一些实施例中，衬底202可为块体半导体衬底，例如经轻度掺杂的单晶衬底。衬底202还可实施为二元复合衬底(例如，gaas晶片)、三元复合衬底(例如，algaas)或更高级复合晶片，以及其它。此外，衬底202还可包含非半导体材料，例如绝缘体上硅(soi)中的氧化物、部分soi衬底、多晶硅、非晶硅或有机材料，以及其它。在一些实施例中，所述对源极/漏极区域206a、206b具有与衬底202的第二掺杂类型(例如，p型掺杂)不同的第一掺杂类型(例如，n型掺杂)。沟道区域204还可具有第二掺杂类型。所述对源极/漏极区域206a、206b可具有比沟道区域204及衬底202(或逻辑装置的本体区域)的掺杂浓度大的掺杂浓度。

栅极结构209放置于衬底202上方，上覆沟道区域204。栅极结构209包括栅极电极208及设置于栅极电极208旁边的虚设图案210(210a、210b)。在一些实施例中，栅极电极208及虚设图案210包括相同材料，例如多晶硅。在一些其它实施例中，栅极电极208可包括经高度掺杂的多晶硅或金属或金属复合材料。虚设图案210可包括与栅极电极208的材料不同的材料。栅极电极208及虚设图案210的顶部表面可为共面的。在一些实施例中，虚设图案210包括设置于栅极电极208的两侧上的第一部分210a及第二部分210b。在一些替代实施例中，虚设图案210可仅设置于栅极电极208的更靠近逻辑装置200的漏极区域的一侧处(例如，仅第一部分210a)；此些实施例未在图2中展示。在一些实施例中，合并间隔件212放置于栅极电极208与虚设图案210之间。对应于虚设图案210，合并间隔件212还可包括设置于栅极电极208的两侧处的第一部分212a及第二部分212b，或设置于栅极电极208的更靠近漏极区域的一侧处的部分的仅一者。合并间隔件212可具有凹陷顶部表面226。合并间隔件212的顶部表面226可为u形、v形及/或可具有从中心区域到更靠近栅极电极208及虚设图案210的周边区域单调递减的斜度。在一些实施例中，侧壁间隔件214沿虚设图案210的与栅极电极208相对的外侧壁放置。侧壁间隔件214及合并间隔件212可包括相同介电材料，例如氮化硅、氧化硅或其组合。侧壁间隔件214及合并间隔件212可具有其彼此对准且进一步对准到栅极电极208或虚设图案210的顶部表面的最高边缘。栅极接点220可耦合到栅极电极208且一对源极/漏极接点224可耦合到所述对源极/漏极区域206a、206b。虚设图案210可具有其完全被层间介电层(未在图2中展示)覆盖且未耦合到任何接点且在逻辑装置200的操作期间不偏置的顶部表面。

在一些实施例中，栅极电介质216放置于栅极电极208下方且使栅极电极208与沟道区域204分离。虚设电介质218放置于虚设图案210下方且使虚设图案210与沟道区域204分离。在一些实施例中，合并间隔件212及侧壁间隔件214直接放置于衬底202上。虚设图案及合并间隔件布置于栅极电极208与源极/漏极区域206a、206b之间，使得放大栅极电极208与源极/漏极区域206之间的距离，且因此减小gidl及热载子注入且可改进装置效能。

图3绘示图2的逻辑装置200的一些实施例的俯视图。如图3中所见，所述对源极/漏极区域206a、206b放置于衬底202内。栅极电极208及虚设图案210通过合并间隔件212分离。侧壁间隔件214沿虚设图案210的与栅极电极208相对的外侧壁放置。栅极接点220及源极/漏极接点224分别布置于栅极电极208及源极/漏极区域206上。在一些实施例中，合并间隔件212邻接栅极电极208及虚设图案210。

图4到10绘示展示形成包含具有虚设图案及合并间隔件的逻辑装置的集成电路的方法的横截面图400到1000的一些实施例。通过使用一个相同掩模使虚设图案与栅极电极一起形成，有效地整合制程。

如图4的横截面图400中所示，提供衬底202。在各种实施例中，衬底202可包括任何类型的半导体本体或薄膜(例如，硅/cmos块体、sige、soi等)，例如半导体晶片或晶片上的一或多个晶粒，以及任何其它类型的半导体及/或形成于其上及/或以其它方式与其相关联的外延层。在一些实施例中，多个半导体装置及多个金属互连层(布置于包括一或多个层间介电(ild)层的介电结构内)可形成于衬底上方以形成衬底202。可通过在选择性暴露于蚀刻ild层的蚀刻剂(例如，cf4、chf3、c4f8、hf等)的ild层内形成沟槽及通孔开口，接着通过将导电金属材料(例如铜、铝、钨等)填充到沟槽及通孔开口中而形成所述多个金属互连层。在一些实施例中，化学机械抛光(cmp)过程可用来自ild层的上表面移除过量金属材料。

在衬底202上方形成栅极介电层402。栅极介电层402包括经由热处理、旋涂过程或通过沉积过程(例如，化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)等)形成的氧化物(例如，sio2)或其它介电材料(例如，高介电系数材料)。在栅极介电层402上方形成栅极层404。栅极层404可包括多晶硅且经由沉积过程形成。在一些实施例中，可在多晶硅栅极介电层402上方形成硬掩模层406。硬掩模层可经由沉积过程形成且接着使用微影过程通过光阻掩模图案化(如图5中所示)。

如图5的横截面图500中所示，栅极层404接着根据硬掩模层406图案化以形成栅极电极208及虚设图案210。在一些实施例中，栅极介电层402还相应地经图案化以形成栅极电介质216及虚设电介质218。在一些实施例中，通过系列蚀刻过程(包含一些干式蚀刻过程及/或湿式蚀刻/清洁过程)蚀刻栅极层404与门极介电层402(如图4中所示)。栅极电极208及虚设图案210经形成为彼此分离。在一些实施例中，随后移除硬掩模层406，但在一些其它实施例中，作为图案化过程的结果，将硬掩模层406保留在栅极电极208及虚设图案210上。

如图6的横截面图600中所示，保护层602形成在衬底202上方且沿衬底202，且加内衬于栅极电介质216、栅极电极208、虚设电介质218、虚设图案210且可选地加内衬加硬掩模层406(未展示)。可使用保形沉积技术(例如化学气相沉积(cvd))沉积保护层602。保护层602可包括一或多层介电材料，例如二氧化硅、氮化硅及碳化硅。

如图7的横截面图700中所示，对保护层602执行垂直回蚀过程。可将蚀刻剂施加到保护层602达蚀刻剂蚀穿保护层602的厚度所花费的大致时间。蚀刻剂移除保护层602的侧向伸展，借此导致栅极电极208与虚设图案210之间的合并间隔件212及虚设图案210旁边的侧壁间隔件214。结果，合并间隔件212可具有在中心区域处具有最低点且通过半侧凸表面向上延伸到栅极电极208及虚设图案210的顶部表面的凹陷顶部表面。侧壁间隔件214可具有从外侧向上延伸到邻接虚设图案210的内侧的半侧凸顶部表面。

如图8的横截面图800中所示，源极/漏极区域206a、206b形成于栅极电极208及虚设图案210的相对侧处的衬底202的上区域内。在一些实施例中，源极/漏极区域206a、206b可通过将掺杂物物种选择性植入到衬底202中或通过形成沟槽并通过外延生长过程填充沟槽而形成。

如图9的横截面图900中所示，在源极/漏极区域206a、206b上方形成层间介电(ild)层902。在一些实施例中，层间介电层902经形成以覆盖栅极电极208、虚设图案210及其间的合并间隔件212。在一些替代实施例中，例如透过平坦化过程回蚀层间介电层902以暴露栅极电极208及/或虚设图案210。可执行硅化过程以在栅极电极208及/或虚设图案210的顶部上形成硅化物。可通过移除栅极电极208及/或虚设图案210并在其中填充金属材料或其它导电材料(标注为金属栅极904及金属虚设图案906)而执行更换栅极过程。

如图10的横截面图1000中所示，栅极接点220及源极/漏极接点224经形成为对应于栅极电极208及源极/漏极区域206。在一些实施例中，在层间介电(ild)层902上方形成保护介电层1002，且形成穿过保护介电层1002的导电通孔以分别将栅极接点220及源极/漏极接点224连接到栅极电极208及源极/漏极区域206。虚设图案210(如果执行更换栅极过程，那么为金属虚设图案906)可邻接保护介电层1002且被保护介电层1002覆盖。

图11绘示形成包含具有合并间隔件的逻辑装置的集成电路的方法1100的一些实施例的流程图。

虽然关于图4到10描述方法1100，但应了解，方法1100不限于图4到10中所揭示的此些结构，而是取而代之可独立于图4到10中所揭示的结构而单独存在。类似地，应了解，图4至10中所揭示的结构不限于方法1100，而是可作为独立于方法1100的结构单独存在。

又，虽然下文将所揭示的方法(例如，方法1100)绘示及描述为一系列动作或事件，但应了解，此些动作或事件的所绘示顺序不应被理解为限制意义。例如，一些动作可以不同顺序发生及/或与除本文中所绘示及/或所描述的动作或事件外的其它动作或事件同时发生。此外，并非需要全部所绘示的动作来实施本文描述的一或多个方面或实施例。此外，本文中所描绘的动作的一或多者可在一或多个单独动作及/或阶段中实施。

在1102处，在衬底上方形成并图案化栅极介电层及栅极层。衬底可为在多个ild层或薄膜衬底内具有多个半导体装置及多个金属互连层的块体衬底。可在栅极层与门极介电层上方形成并图案化硬掩模层。图4绘示对应于动作1102的横截面图400的一些实施例。

在1104处，栅极层经图案化以同时形成栅极电极及在栅极电极的相对侧处且与栅极电极分离的一对虚设图案。在一些实施例中，栅极介电层还相应地经图案化以在栅极电极下方形成栅极电介质且在虚设图案底下形成虚设电介质。在一些实施例中，通过一系列蚀刻过程(包含一些干式蚀刻过程及/或湿式蚀刻/清洁过程)蚀刻栅极层与栅极介电层。图5绘示对应于动作1104的横截面图500的一些实施例。

在1106处，保护层保形形成在衬底上方且沿衬底，且加内衬于栅极电极及虚设图案，且填充栅极电极与虚设图案之间的间隔。在一些实施例中，保护层直接形成于衬底上。保护层可通过沉积过程(例如，化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)等)形成。保护层可具有内衬部分合并在一起的相邻栅极电极及虚设图案的两个垂直部分，从而导致对应位置处的凹陷上表面。图6绘示对应于动作1106的横截面图600的一些实施例。

在1108处，对保护层执行垂直回蚀过程以沿衬底移除保护层的侧向部分且保留栅极电极及虚设图案旁边的垂直部分，借此导致栅极电极与虚设图案之间的合并间隔件及虚设图案旁边的侧壁间隔件。保护层的凹陷上表面经均匀地降低作为合并间隔件的凹陷顶部表面，所述凹陷顶部表面在中心区域处具有最低点且向上延伸到栅极电极及虚设图案的顶部表面。图7绘示对应于动作1108的横截面图700的一些实施例。

在1110处，源极/漏极区域形成于栅极电极及虚设图案的相对侧处的衬底的上区域内。在一些实施例中，源极/漏极区域可通过将掺杂物物种选择性植入到衬底中或通过形成沟槽并通过外延生长过程填充沟槽而形成。图8绘示对应于动作1110的横截面图800的一些实施例。

在1112处，在源极/漏极区域上方形成层间介电(ild)层。在一些实施例中，层间介电层经形成以覆盖栅极电极、虚设图案及合并间隔件。可选地，在1113处，暴露并移除栅极电极、栅极电介质、虚设图案及/或虚设电介质以形成沟槽空间。将新栅极介电材料及/或新导电材料填充到沟槽空间中。图9绘示对应于动作1112及动作1113的横截面图900的一些实施例。

在1114处，栅极接点及源极/漏极接点经形成为对应于栅极电极及源极/漏极区域。在一些实施例中，在层间介电(ild)层上方形成保护介电层，且形成穿过保护介电层的导电通孔以分别将栅极接点及源极/漏极接点连接到栅极电极及源极/漏极区域。虚设图案(如果执行更换栅极过程，那么为金属虚设图案)可邻接保护介电层且被保护介电层覆盖。图10绘示对应于动作1114的横截面图1000的一些实施例。

因此，本揭露涉及一种包括虚设图案及与栅极电极相邻的合并间隔件的集成电路，及一种同时形成虚设图案与门极电极的方法。通过形成虚设图案及合并间隔件，放大oled装置的逻辑装置的栅极电极与源极/漏极区域之间的距离且减小电流泄漏。

在一些实施例中，本揭露涉及一种集成电路。集成电路包括：有机发光装置(oled)，其放置于衬底上方；及晶体管，其耦合到有机发光装置。晶体管包括：一对源极/漏极区域，其放置于衬底内且通过沟道区域分离；及栅极结构，其上覆沟道区域。栅极结构包括栅极电极及通过合并间隔件而与所述栅极电极分离的虚设图案。

在其它实施例中，本揭露涉及一种包含有机发光装置(oled)的集成电路。集成电路包括：一对源极/漏极区域，其放置于衬底上；及栅极结构，其放置于所述对源极/漏极区域之间及衬底上方。栅极结构包括：栅极电极，其通过栅极电介质与衬底分离；及虚设图案，其设置于栅极电极旁边。合并间隔件放置于栅极电极与虚设图案之间且邻接栅极电极及虚设图案。

在又其它实施例中，本揭露涉及一种用于制造包含有机发光装置(oled)的集成电路的方法。方法包括在衬底上方形成栅极介电层及多晶硅层。方法进一步包括根据一或多个硬掩模层图案化多晶硅层与门极介电层以同时形成多晶硅栅极及虚设多晶硅图案。方法进一步包括在衬底上方及多晶硅栅极与虚设多晶硅图案之间形成保护层。方法进一步包括执行回蚀过程以沿衬底移除保护层且沿多晶硅栅极及虚设多晶硅图案减小保护层的厚度，以形成多晶硅栅极与虚设多晶硅图案之间的合并间隔件。

前文概述若干实施例的特征，使得所属领域的技术人员可更佳理解本揭露的方面。所属领域的技术人员应了解，其可容易使用本揭露作为用于设计或修改用于实行本文中介绍的实施例的相同目的及/或达成相同优点的其它过程及结构的基础。所属领域的技术人员还应意识到，此些效构造不脱离本揭露的精神及范围，且其可在本文中进行各种改变、置换及变动，而不脱离本揭露的精神及范围。

符号说明

100集成电路

102有机发光装置(oled)照明组件

104数据线

106选择线

108选择晶体管

110驱动晶体管

112存储电容器

200逻辑装置

202衬底

204沟道区域

206源极/漏极区域

206a源极/漏极区域

206b源极/漏极区域

208栅极电极

209栅极结构

210虚设图案

210a虚设图案

210b虚设图案

212合并间隔件

212a第一部分

212b第二部分

214侧壁间隔件

216栅极电介质

218虚设电介质

220栅极接点

224源极/漏极接点

226凹陷顶部表面

400横截面图

402栅极介电层

404栅极层

406硬掩模层

500横截面图

600横截面图

602保护层

700横截面图

800横截面图

900横截面图

902层间介电(ild)层

904金属栅极

906金属虚设图案

1000横截面图

1002保护介电层

1100方法

1102动作

1104动作

1106动作

1108动作

1110动作

1112动作

1113动作

1114动作

vdd偏压源