半导体装置的制作方法与流程

本发明涉及一种半导体装置的制作方法，尤其是涉及一种包括离子注入制作工艺的半导体装置的制作方法。

背景技术：

随着半导体集成电路工业的技术发展，越来越多的半导体装置可被整合于一半导体集成电路(integratedcircuit，ic)中，而个别半导体装置的体积则变得越来越小。场效晶体管(field-effecttransistor，fet)为半导体ic中当作基础单元的典型半导体装置。一个场效晶体管可包括一栅极结构形成于一半导体基底上以及一源极与一漏极形成于半导体基底中且与栅极结构相邻。在现有技术中，源极与漏极以对半导体基底进行掺杂而形成。随着集成电路的集成度越来越高且集成电路中的场效晶体管越来越小，许多不同的制作工艺被开发来形成源极与漏极，而其中一种制作工艺是利用外延技术来形成源极与漏极。在此制作工艺中，半导体基底被蚀刻而形成凹陷，并接着于凹陷中以外延方式形成半导体材料而由此形成源极与漏极。

在凹陷中所形成的半导体材料可视不同种类的场效晶体管而有所变化。举例来说，若要形成p型通道场效晶体管，可于凹陷中形成硅锗(sige)材料以形成源极与漏极。由于硅锗具有比硅更大的晶格常数，故硅锗的源极与漏极会对场效晶体管的通道产生压缩应力，进而使得通道的空穴迁移率增加。此外，若要形成n型通道场效晶体管，可于凹陷中形成掺杂磷的硅(si:p)以形成源极与漏极。然而，外延成长所形成的材料容易受到叠差(stackingfault)等缺陷状况影响其材料特性，而当此些缺陷状况分布不均匀时，不但会使得晶体管的电性表现发生变化，另一方面也会导致不同晶体管之间的电性均匀性变差而直接影响到生产良率。

技术实现要素：

本发明提供了一种半导体装置的制作方法，对于具有不同栅极结构间距的区域进行不同制作工艺条件的离子注入制作工艺以形成所需的掺杂区，由此减少离子注入制作工艺对于具有不同栅极结构间距的区域所造成的影响差异，进而达到改善半导体装置的电性均匀性的效果。

本发明的一实施例提供一种半导体装置的制作方法，包括下列步骤。首先，提供一半导体基底，半导体基底上定义有一第一区与一第二区。在半导体基底的第一区上形成多个第一栅极结构。在半导体基底的第二区上形成多个第二栅极结构。多个第二栅极结构之间的间距大于多个第一栅极结构之间的间距。进行一第一离子注入制作工艺，用以于多个第一栅极结构之间的半导体基底中形成一第一掺杂区。进行一第二离子注入制作工艺，用以于多个第二栅极结构之间的半导体基底中形成一第二掺杂区。第二离子注入制作工艺的倾斜角度大于第一离子注入制作工艺的倾斜角度，且第二离子注入制作工艺的注入剂量低于第一离子注入制作工艺的注入剂量。进行一蚀刻制作工艺，用以移除至少部分的第一掺杂区而于半导体基底中形成一第一凹陷，且用以移除至少部分的第二掺杂区而于半导体基底中形成一第二凹陷。

附图说明

图1至图6为本发明第一实施例的半导体装置的制作方法示意图，其中

图2为沿图1中a-a’剖线所绘示的剖视图；

图3为图2之后的状况示意图；

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图。

图7为栅极结构间距与漏极电流变异之间的关系示意图。

图8与图9为本发明第二实施例的半导体装置的制作方法示意图，其中图9为图8之后的状况示意图。

主要元件符号说明

10半导体基底

10a主动区

11浅沟槽隔离

21a第一介电层

21b第二介电层

22a第一栅极材料层

22b第二栅极材料层

23a第一盖层

23b第二盖层

31第一掺杂区

32第二掺杂区

41第一掩模层

42第二掩模层

51第一外延结构

52第二外延结构

81第一离子注入制作工艺

82第二离子注入制作工艺

90蚀刻制作工艺

a1第一倾斜角

a2第二倾斜角

d1第一方向

d2第二方向

d3厚度方向

gs1第一栅极结构

gs2第二栅极结构

h1第一高度

h2第二高度

r1第一区

r2第二区

rc1第一凹陷

rc2第二凹陷

s1第一间距

s2第二间距

sp1第一间隙子

sp2第二间隙子

w1第一宽度

w2第二宽度

w3第三宽度

w4第四宽度

具体实施方式

请参阅图1至图6。图1至图6所绘示为本发明第一实施例的半导体装置的制作方法示意图，其中图1为上视图，而图2可被视为沿图1中a-a’剖线所绘示的剖视图。本实施例的半导体装置的制作方法可包括下列步骤。首先，如图1与图2所示，提供一半导体基底10，半导体基底10上定义有一第一区r1与一第二区r2。然后，在半导体基底10的第一区r1上形成多个第一栅极结构gs1，且于半导体基底10的第二区r2上形成多个第二栅极结构gs2。在一些实施例中，各第一栅极结构gs1以及各第二栅极结构gs2可分别沿第一方向d1延伸，多个第一栅极结构gs1可沿一第二方向d2重复排列且具有相同的间距(例如图2中所示的第一间距s1)，多个第二栅极结构gs2可沿第二方向d2重复排列且具有相同的间距(例如图2中所示的第二间距s2)，而第二方向d2可大体上与第一方向d1正交，但并不以此为限。在一些实施例中，也可视需要使第一栅极结构gs1与第二栅极结构gs2分别沿不同的方向延伸。此外，多个第二栅极结构gs2之间的第二间距s2大于多个第一栅极结构gs1之间的第一间距s1，而第一区r1上未形成有第二栅极结构gs2，且第二区r2上未形成有第一栅极结构gs1。换句话说，第一区r1上的栅极结构具有相对较小的间距，而第二区r2上的栅极结构具有相对较大的间距。

在一些实施例中，第一栅极结构gs1与第二栅极结构gs2可由相同的制作工艺一并形成，故可有相似的结构，但并不以此为限。举例来说，在一些实施例中，各第一栅极结构gs1可包括一第一介电层21a、一第一栅极材料层22a以及一第一盖层23a于半导体基底10的厚度方向d3上堆叠设置，而各第二栅极结构gs2可包括一第二介电层21b、一第二栅极材料层22b以及一第二盖层23b于半导体基底10的厚度方向d3上堆叠设置。第一介电层21a与第二介电层21b可包括相同的材料例如氧化硅、氮氧化硅、高介电常数(highdielectricconstant，high-k)材料或其他适合的介电材料。上述的高介电常数材料可包括例如氧化铪(hafniumoxide,hfo2)、硅酸铪氧化合物(hafniumsiliconoxide,hfsio4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride,hfsion)、氧化铝(aluminumoxide,al2o3)、氧化钽(tantalumoxide,ta2o5)、氧化锆(zirconiumoxide,zro2)或其他适合的高介电常数材料。第一栅极材料层22a与第二栅极材料层22b可包括相同的材料例如多晶硅、非晶硅或金属导电材料。而第一盖层23a与第二盖层23b可包括相同的材料例如氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。在一些实施例中，第一栅极结构gs1中的第一栅极材料层22a与第二栅极结构gs2中的第二栅极材料层22b可当作取代金属栅极(replacementmetalgate，rmg)制作工艺中的虚置栅极(dummygate)，但并不以此为限。此外，在一些实施例中，各第一栅极结构gs1的高度(例如图2中所示的第一高度h1)与各第二栅极结构gs2的高度(例如图2中所示的第二高度h2)可大体上相同，而各第一栅极结构gs1的宽度(例如图2中所示的第一宽度w1)可小于各第二栅极结构gs2的宽度(例如图2中所示的第二宽度w2)，但并不以此为限。在一些实施例中，各第一栅极结构gs1的第一宽度w1也可视需要与各第二栅极结构gs2的第二宽度w2大体上相同。

在一些实施例中，半导体基底10可包括硅基底、外延基底、硅覆绝缘(silicon-on-insulator，soi)基底或其他适合材料的半导体基底。如图1与图2所示，半导体基底10中可形成有浅沟槽隔离11，通过浅沟槽隔离11可于半导体基底10中定义出多个主动区(activearea)10a，而各第一栅极结构gs1与各第二栅极结构gs2可分别部分设置于对应的主动区10a上，但并不以此为限。在一些实施例中，半导体基底10可包括多个鳍状结构(未绘示)，浅沟槽隔离11可位于各鳍状结构之间，而各第一栅极结构gs1与各第二栅极结构gs2可分别跨设于对应的鳍状结构上。

接着，如图3所示，进行一第一离子注入制作工艺81，用以于多个第一栅极结构gs1之间的半导体基底10中形成一第一掺杂区31。在一些实施例中，在第一离子注入制作工艺81进行之前，可于各第一栅极结构gs1与各第二栅极结构gs2的侧壁上形成一第一间隙子sp1，并形成一第一掩模层41覆盖第二区r2以及位于第二区r2上的第二栅极结构gs2。换句话说，在第一离子注入制作工艺81中，半导体基底10的第一区r1被第一掩模层覆盖41，而通过第一掩模层41形成阻挡效果可使得第一离子注入制作工艺81的掺杂质无法注入位于第二栅极结构gs2之间的半导体基底10中。在一些实施例中，第一间隙子sp1可包括由绝缘材料例如氧化硅、氮化硅、氮氧化硅或其他适合的绝缘材料所构成的单层结构或复合层结构，而第一掩模层41可包括光致抗蚀剂材料或其他适合的掩模材料。

然后，如图4所示，进行一第二离子注入制作工艺82，用以于多个第二栅极结构gs2之间的半导体基底10中形成一第二掺杂区32。在一些实施例中，在第二离子注入制作工艺82进行之前，可形成一第二掩模层42覆盖第一区r1以及位于第一区r1上的第一栅极结构gs1。换句话说，于第二离子注入制作工艺82中，半导体基底10的第一区r1被第二掩模层覆盖42，而通过第二掩模层42形成阻挡效果可使得第二离子注入制作工艺82的掺杂质无法注入位于第一栅极结构gs1之间的半导体基底10中。第二掩模层42也可包括光致抗蚀剂材料或其他适合的掩模材料。

如图3与图4所示，在一些实施例中，第一离子注入制作工艺81与第二离子注入制作工艺82可为相同类型的离子注入制作工艺，例如用以形成轻掺杂区(lightlydopedregion)或/袋状注入(pocketimplantation)效果的离子注入制作工艺，但并不以为限。因此，在一些实施例中，第一离子注入制作工艺81中使用的掺杂质可与第二离子注入制作工艺82中使用的掺杂质相同，例如第一离子注入制作工艺81中使用的掺杂质与第二离子注入制作工艺82中使用的掺杂质可包括砷(arsenic)、碳或其他适合的材料。

一般来说，离子注入制作工艺将掺杂质注入进入半导体基底10时可能会造成结构损伤、破坏晶格结构等问题而影响后续进行的外延成长制作工艺的外延品质，而所形成的掺杂区内的掺杂质也可能会影响后续进行的蚀刻制作工艺的蚀刻状况。因此，为了避免因为栅极结构的间距不同而导致离子注入制作工艺的效果以及上述的影响状况产生过大差异，进而使得栅极结构的间距不同的区域中所形成的半导体元件的电性表现差异过大而影响生产良率以及线路设计，本发明可通过对具有不同栅极结构间距的区域分开进行相同种类但制作工艺条件不同的离子注入制作工艺，由此缩小具有不同栅极结构间距的区域之间的电性差异，对于制作工艺良率以及集成电路的设计上都有正面帮助。

换句话说，第一离子注入制作工艺81与第二离子注入制作工艺82可为相同类型的离子注入制作工艺，但第二离子注入制作工艺82部分的制作工艺条件可与第一离子注入制作工艺81不同，由此补偿因栅极结构的间距不同而导致离子注入制作工艺的效果与其他影响状况产生过大差异的状况。在一些实施例中，第二离子注入制作工艺82的倾斜角度(例如图4中所示的第二倾斜角a2的角度)可大于第一离子注入制作工艺81的倾斜角度(例如图3中所示的第一倾斜角a1的角度)，且第二离子注入制作工艺82的注入剂量可低于第一离子注入制作工艺81的注入剂量，由此于栅极结构的间距较大的状况下达到降低离子注入所产生的结构损伤以及破坏晶格结构等问题。在一些实施例中，第二离子注入制作工艺82的倾斜角度可介于20度至30度之间，而第二离子注入制作工艺82的注入剂量可介于120e13离子/平方厘米(ions/cm²)至180e13ions/cm²之间，但并不以此为限。在一些实施例中，第二离子注入制作工艺82的注入剂量可介于135e13ions/cm²至165e13ions/cm²之间。

如图3至图5所示，在第一离子注入制作工艺81以及第二离子注入制作工艺82之后，进行一蚀刻制作工艺90，用以移除至少部分的第一掺杂区31而于半导体基底10中形成一第一凹陷rc1，且用以移除至少部分的第二掺杂区32而于半导体基底10中形成一第二凹陷rc2。在一些实施例中，可于蚀刻制作工艺90之前移除第一掩模层41与第二掩模层42，而于蚀刻制作工艺90进行之前可于第一间隙子sp1上形成第二间隙子sp2，并以第一盖层23a、第二盖层23b、第一间隙子sp1以及第二间隙子sp2当作蚀刻制作工艺90时的掩模，但并不以此为限。更明确地说，在一些实施例中，第一离子注入制作工艺81可于第二离子注入制作工艺82之前进行，第一掩模层41可于第二离子注入制作工艺82之前被移除，而第二掩模层42可于移除第一掩模层41的步骤之后形成，但本发明并不以此为限。在另一些实施例中，也可视需要于第二离子注入制作工艺82之后进行第一离子注入制作工艺81，并调整第一掩模层41与第二掩模层42的形成步骤与移除步骤。

此外，在一些实施例中，蚀刻制作工艺90可包括各向异性蚀刻制作工艺例如干式蚀刻制作工艺形成垂直方向的蚀刻效果，并可通过各向同性蚀刻制作工艺例如湿式蚀刻制作工艺来形成横向方向的蚀刻效果，由此形成所需的凹陷状况。如图5所示，在一些实施例中，蚀刻制作工艺90可沿着特定轮廓蚀刻并移除至少部分的第一掺杂区31与第二掺杂区32，故所形成的第一凹陷rc1与第二凹陷rc2可具有如钻石般的多角形剖面形状，但并不此为限。由于第一栅极结构gs1的间距小于第二栅极结构gs2的间距，故第一凹陷rc1的宽度(例如图5所示的第三宽度w3)可小于第二凹陷rc2的宽度(例如图5所示的第四宽度w4)。

接着，如图6所示，可进行一选择性外延成长(selectiveepitaxialgrowth，seg)制作工艺，而于第一凹陷rc1中形成一第一外延结构51，并于第二凹陷rc2中形成一第二外延结构52，故第一外延结构51的成分可与第二外延结构52的成分相同。在一些实施例中，第一外延结构51与第二外延结构52可分别包括一硅锗(silicongermanium，sige)外延结构或碳化硅(siliconcarbide，sic)外延结构。此外，在上述的选择性外延成长制作工艺之前、选择性外延成长制作工艺之后或选择性外延成长制作工艺进行时，可进行一同步离子掺杂制作工艺，用以将所需的掺杂质掺入第一外延结构51与第二外延结构52中，使得第一外延结构51与第二外延结构52可分别作为一晶体管元件的源极/漏极。第一外延结构51与第二外延结构52可分别沿着第一凹陷rc1与第二凹陷rc2的底部及侧边的表面形成而具有第一凹陷rc1与第二凹陷rc2的轮廓，故第一外延结构51与第二外延结构52可分别具有指向对应的通道区域的尖角，而此尖角可于晶体管元件的通道区域两侧更有效地提供所需应力，故可用以增加晶体管元件的通道区域的载流子迁移率。

请参阅图6与图7。图7所绘示为对具有不同栅极结构间距的区域进行相同制作工艺条件的离子注入制作工艺的状况下，栅极结构间距与所形成的晶体管的漏极电流变异之间的关系分布状况。如图7所示，若使用相同制作工艺条件的离子布质制作工艺，当栅极结构间距大于100纳米的状况下，漏极电流变异很显著地由约15％上升至25～30％。因此，对于栅极结构间距较大的区域需通过进行不同制作工艺条件的离子注入制作工艺来缩小具有不同栅极结构间距的区域之间的电性差异，进而达到提升制作工艺良率以及改善电性均匀性的效果。因此，在一些实施例中，如图2所示，第二栅极结构gs2之间的第二间距s2可大于100纳米，或者第二栅极结构gs2之间的第二间距s2也可大于120纳米，但并不以此为限。

下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件以相同的标号进行标示，以利于各实施例间互相对照。

请参阅图8与图9。图8与图9所绘示为本发明第二实施例的半导体装置的制作方法示意图。如图8与图9所示，与上述第一实施例不同的地方在于，在本实施例的制作方法中，第一离子注入制作工艺81可于第二离子注入制作工艺82之后进行。因此，在一些实施例中，第二掩模层42可于第一离子注入制作工艺81之前被移除，而第一掩模层41可于移除第二掩模层42的步骤之后形成，但并不以此为限。

综上所述，在本发明的半导体装置的制作方法中，可对具有不同栅极结构间距的区域分开进行相同种类但制作工艺条件不同的离子注入制作工艺，由此缩小具有不同栅极结构间距的区域之间于后续所形成的半导体元件的电性差异，进而达到改善半导体装置的电性均匀性以及提升相关生产良率的效果。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。