半导体器件、集成电路芯片及其形成方法与流程

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及半导体器件、集成电路芯片及其形成方法。

背景技术

在深亚微米集成电路技术中，嵌入式静态随机存取存储器(sram)器件已经成为高速通信、图像处理和芯片上系统(soc)产品的流行存储单元。微处理器和soc中的嵌入式sram的数量增加以满足每个新技术时代的性能要求。随着硅技术从一代到下一代的不断扩大，本征阈值电压(vt)变化对最小几何尺寸块状平面晶体管的影响降低了互补金属氧化物半导体(cmos)sram单元静态噪声容限(snm)。由越来越小的晶体管几何形状引起的snm的这种减少是不期望的。当vcc按比例缩小至较低电压时，snm进一步减小。

为了解决sram问题并且提高单元的收缩能力，在某些应用中经常考虑鳍式场效应晶体管(finfet)器件。finfet提供速度和器件稳定性。finfet具有与顶面和相对侧壁相关联的沟道(称为鳍沟道)。可以从额外的侧壁器件宽度(ion性能)以及更好的短沟道控制(亚阈值泄漏)获得益处。因此，预期finfet在栅极长度缩放和本征vt波动方面具有优势。然而，现有的finfetsram器件仍然存在缺陷，例如与单元写入容限或芯片速度相关的缺陷。

因此，虽然现有的finfetsram器件通常已经足以满足其预期目的，但它们还没有在各个方面完全令人满意。

技术实现要素：

根据本发明的一方面，提供了一种集成电路(ic)芯片，包括：逻辑电路单元阵列，包括在第一方向上彼此邻接的多个逻辑电路单元，其中，所述逻辑电路单元阵列包括一个或多个连续的第一鳍线，每个连续的第一鳍线在所述第一方向上延伸跨越至少三个邻接的逻辑电路单元；以及静态随机存取存储器(sram)单元阵列，包括在所述第一方向上彼此邻接的多个静态随机存取存储器单元，其中，所述静态随机存取存储器单元阵列包括不连续的第二鳍线。

根据本发明的另一方面，提供了一种半导体器件，包括：多个逻辑电路单元，在第一方向上彼此相邻地设置；第一鳍线，在所述第一方向上连续延伸跨越至少三个所述逻辑电路单元；多个静态随机存取存储器(sram)单元，在所述第一方向上彼此相邻地设置；以及多个第二鳍线，均延伸到不超过两个静态随机存取存储器单元中；其中：所述第二鳍线彼此未连接；所述第二鳍线是p型金属氧化物半导体鳍线；以及所述第二鳍线均包括硅锗。

根据本发明的又一方面，提供了一种形成集成电路芯片的方法，包括：在逻辑电路单元阵列中形成一个或多个连续的第一鳍线，其中，所述逻辑电路单元阵列包括在第一方向上彼此邻接的多个逻辑电路单元，其中，形成一个或多个连续的第一鳍线，从而使得它们均在所述第一方向上延伸跨越至少三个邻接的所述逻辑电路单元；以及在静态随机存取存储器(sram)单元阵列中形成不连续的第二鳍线，所述静态随机存取存储器单元阵列包括在所述第一方向上彼此邻接的多个静态随机存取存储器单元，其中，所述不连续的第二鳍线均延伸到不超过两个邻接的静态随机存取存储器单元中。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。还要强调的是，附图仅示出了本发明的典型实施例，并且因此在本发明的范围上不认为是限制性的，因为本发明还可以同样适用于其他实施例。

图1a是示例性finfet器件的透视图。

图1b示出cmos配置中的finfet晶体管的示意性截面侧视图。

图2示出根据本发明的实施例的标准(std)单元阵列的顶视图。

图3示出根据本发明的实施例的sram单元阵列的顶视图。

图4示出根据本发明的实施例的标准(std)单元阵列的顶视图。

图5示出根据本发明的实施例的sram单元阵列的顶视图。

图6a示出根据本发明的一些实施例的各种逻辑门的电路原理图。

图6b示出根据本发明的一些实施例的对应于图6a所示的逻辑门的布局的顶视图。

图6c示出根据本发明的一些实施例的图6b所示的对应单元的示意性局部截面图。

图7a示出根据本发明的实施例的用于单端口sram单元的电路原理图。

图7b示出根据本发明的实施例的图7a所示的单端口sram单元的顶视图中的布局。

图8a示出根据本发明的实施例的两个邻接的sram单元的截面侧视图。

图8b示出根据本发明的实施例的在顶视图中图8a的两个邻接的sram单元的布局。

图9a是根据本发明的实施例的标准单元中的cmosfet器件的部分的示意性局部截面侧视图。

图9b是根据本发明的实施例的sram单元中的cmosfet器件的部分的示意性局部截面侧视图。

图10是根据本发明的实施例的互连结构的部分的示意性局部截面侧视图。

图11是根据本发明的实施例示出方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

本发明涉及但不以其他方式限制于鳍式场效应晶体管(finfet)器件。例如，finfet器件可以是包括p型金属氧化物半导体(pmos)finfet器件和n型金属氧化物半导体(nmos)finfet器件的互补金属氧化物半导体(cmos)器件。以下公开内容将继续结合一个或多个finfet实例以示出本发明的各个实施例。然而，应当理解，除了明确声明之外，本申请不应限制于特定类型的器件。

finfet器件的使用在半导体产业中越来越受欢迎。参考图1a，示出示例性finfet器件50的透视图。finfet器件50是在衬底(诸如块状衬底)上方构建的非平面多栅极晶体管。薄的含硅“鳍式”结构(以下称为“鳍”)形成finfet器件50的主体。鳍沿着图1a所示的x方向延伸。鳍具有鳍宽度wfin，其中，沿着与x方向正交的y方向测量鳍宽度wfin。finfet器件50的栅极60包裹在鳍的周围，例如在鳍的顶面和相对的侧壁表面周围。因此，栅极60的一部分在z方向上位于鳍的上方，其中，该z方向与x方向和y方向都正交。

lg表示在x方向上测量的栅极60的长度(或宽度，这取决于透视图)。栅极60可以包括栅电极组件60a和栅极电介质组件60b。栅极电介质60b具有在y方向上测量的厚度tox。栅极60的部分位于诸如浅沟槽隔离件(sti)的介质隔离结构上方。在鳍的位于栅极60的相对侧上的延伸件中形成finfet器件50的源极70和漏极80。鳍的由栅极60包裹在周围的部分用作finfet器件50的沟道。通过鳍的尺寸确定finfet器件50的有效沟道长度。

图1b示出cmos结构中的finfet晶体管的示意性截面侧视图。cmosfinfet包括例如硅衬底的衬底。在衬底中形成n型阱和p型阱。在n型阱和p型阱上方形成诸如浅沟槽隔离件(sti)的介质隔离结构。在n型阱上方形成p型finfet90，并且在p型阱上方形成n型finfet91。p型finfet90包括在sti之外向上突出的鳍95，并且n型finfet91包括从sti之外向上突出的鳍96。鳍95包括p型finfet90的沟道区，并且鳍96包括n型finfet91的沟道区。在一些实施例中，鳍95包括硅锗，并且鳍96包括硅。在鳍95-96上方和sti上方形成栅极电介质，并且在栅极电介质上方形成栅电极。在一些实施例中，栅极电介质包括高k介电材料，并且栅电极包括诸如铝和/或其他难熔金属的金属栅电极。在一些其他实施例中，栅极电介质可以包括sion，并且栅电极可以包括多晶硅。在栅电极上形成栅极接触件以提供与栅极的电连接。

finfet器件提供了超过传统的金属氧化物半导体场效应晶体管(mosfet)器件(还称为平面晶体管器件)的若干优势。这些优势可包括较好的芯片面积效率、改进的载流子迁移率和与平面器件的制造工艺兼容的制造工艺。因此，可能期望使用用于部分或整个ic芯片的finfet器件设计集成电路(ic)芯片。

然而，传统的finfet制造方法可能仍然存在缺陷，诸如缺乏嵌入式sram制造的优化。例如，传统的finfet制造可能会面临与sram单元写入容限和逻辑电路速度有关的问题。如下面更详细讨论的，本发明描述了finfet逻辑电路和sram单元，其具有改进的sram单元写入容限，而没有降低逻辑电路速度。

图2示出根据本发明的实施例的标准(std)单元阵列100的顶视图。标准单元阵列100可以包括逻辑电路或逻辑器件，并且因此它们还称为逻辑单元阵列或逻辑电路阵列。在各个实施例中，逻辑电路或器件可以包括诸如反相器、nand门、nor门、触发器或它们的组合的组件。

如图2所示，标准单元阵列100包括具有p型阱的n型finfet晶体管，以及具有n型阱的p型finfet晶体管。标准单元阵列100还包括多个纵长的鳍线(elongatedfinline)，例如作为p型finfet晶体管的部分的鳍线110-111，以及作为n型finfet晶体管的部分的鳍线120-121。p型finfet鳍线110-111位于n型阱上方，而n型finfet鳍线120-121位于p型阱上方。

作为实例，本文所示的标准单元阵列100包括10个标准单元131至140，其中单元131至135布置成第一列，并且单元136至140布置成与第一列相邻的第二列。当然，图2仅示出标准单元阵列100的多个实例，并且其他实施例可以具有不同数量的单元和/或可以布置为不同。

如图2所示，鳍线110-111和120-121均在x方向(图1a的x方向)上延伸穿过标准单元的对应列(例如，鳍线110和120延伸穿过标准单元131-135，以及鳍线111和121延伸跨越标准单元136-140)。因此，鳍线110-111和120-121均可以认为是“连续的”。

如上参考图1a所讨论的，鳍线110-111和120-121均包括沟道区以及位于与沟道区相邻(例如，在沟道区的相对侧上)的源极/漏极区。std单元阵列100的finfet晶体管均包括对应的栅电极，其中，对应的栅电极以上述参考图1a描述的方式包裹在鳍线110-111或120-121中对应的一个鳍线的周围。在本实施例中，p型finfet(pmosfet)鳍线110-111包括硅锗(sige)材料(用于增强应变效应)，但n型finfet(nmosfet)鳍线120-121包括例如硅(si)的非含锗的半导体材料。因此，在一些实施例中，pmosfet具有sige沟道，但nmosfet具有si沟道。在一些实施例中，nmosfet的沟道鳍宽度窄于pmosfet的沟道鳍宽度。在一些实施例中，nmosfet的源极/漏极区包括选自由以下材料所构成的组的外延材料：sip、sic、sipc、sias、si或它们的组合。在一些实施例中，pmosfet的源极/漏极区具有比沟道区更宽的宽度。

在一些实施例中，对于pmosfet，sige沟道区中的锗原子浓度小于源极/漏极区中的锗原子浓度。例如，在一些实施例中，sige沟道区中的锗原子浓度可以在约10％和约40％之间的范围内，以及源极/漏极区中的锗原子浓度可以在约30％和约75％之间的范围内。

在一些实施例中，对于pmosfet，sige沟道鳍宽度小于sige沟道侧壁深度。例如，在一些实施例中，pmosfet的sige沟道鳍宽度可以在约3纳米(nm)和约10nm之间的范围内，并且sige沟道侧壁深度(在图1a中标记为沟道侧壁深度85)可以在约30nm和约90nm之间的范围内。

如上所述，标准单元阵列100的每个鳍线110-111和120-121是连续的。例如，鳍线110-111和120-121均延伸跨越至少三个邻接的单元(例如，在x方向上邻接的单元)。在图2所示的实施例中，鳍线110和120均延伸跨越五个邻接的标准单元131-135，并且鳍线111和121均延伸跨越五个其他邻接的标准单元136-140。

现在参考图3，根据本发明的实施例示出sram单元阵列200的顶视图。sram单元阵列200包括例如sram单元210-217的sram单元。在所示实施例中，sram单元210-213布置成在(图1a的)x方向上延伸的第一列，并且sram单元214-217布置成也在x方向上延伸的第二列，其中，在(图1a的)y方向上，第一列设置为与第二列相邻。每个sram单元210-217均包括可以实施为finfet的两个上拉(pu)晶体管、两个传输门(pg)晶体管和两个下拉(pd)晶体管。

sram单元阵列200包括多个纵长的鳍线，例如鳍线220-224作为sram单元阵列200的上拉(pu)部分中的p型finfet晶体管的部分和230-234，以及鳍线240-243作为sram单元阵列200的传输门(pg)和下拉(pd)部分中的n型finfet晶体管的部分。p型鳍finfet线220-224和230-234位于n型阱上方，而n型finfet鳍线240-243位于p型阱上方。

鳍线220-224、230-234和240-243均在x方向上延伸到对应sram单元的一个或多个中。例如，n型finfet鳍线240-241均连续延伸跨越sram单元210-213，并且n型finfet鳍线242-243均连续延伸跨越sram单元214-217。相比之下，p型finfet鳍线220-224和230-234是“不连续的”或“彼此未连接的”。例如，p型finfet鳍线220部分地延伸到sram单元210中，鳍线221部分地延伸到sram单元210-211中，鳍线222部分地延伸到sram单元211-212中，鳍线223部分地延伸到sram单元212-213中，并且鳍线224部分地延伸到sram单元213中。鳍线221在x方向上与鳍线220和222重叠，但是在y方向上与鳍线220和222间隔开。同样地，鳍线223在x方向上与鳍线222和224重叠，但是在y方向上与鳍线222和224间隔开。

在单元214-217的相邻列中，p型finfet鳍线230部分地延伸到sram单元214中，鳍线231部分地延伸到sram单元214-215中，鳍线232部分地延伸到sram单元215-216中，鳍线233部分地延伸到sram单元216-217中，并且鳍线234部分地延伸到sram单元217中。鳍线231在x方向上与鳍线230和232重叠，但是在y方向上与鳍线230和232间隔开。同样地，鳍线233在x方向上与鳍线232和234重叠，但是在y方向上与鳍线232和234间隔开。

如上参考图1a所述，鳍线220-224、230-234和240-243均包括沟道区以及与沟道区相邻(例如，在沟道区的相对侧上)的源极/漏极区。finfet晶体管均包括以上述参考图1a描述的方式包裹在鳍线220-224、230-234和240-243中的对应一个周围的栅电极。在本实施例中，p型finfet鳍线220-224和230-234包括硅锗(sige)材料(用于应变效应增强)，但n型finfet鳍线240-243包括例如si的非含锗材料。

可以看出，图2所示的标准单元阵列100中的用于p型finfet的鳍线110-111和用于n型finfet的鳍线120-121这两者均是连续的，并且图3所示的用于sram单元阵列200中的n型finfet的鳍线240-243是连续的，sram单元阵列200中的用于p型finfet的鳍线220-224和230-234是“不连续的”。例如，p型finfet鳍线220-224可以实施为跨越sram单元210-213的单个连续鳍线(例如，类似于n型finfet鳍线240)，但是根据本发明的各个方面，假设单鳍线断开成五个分立且分离的鳍线220、221、222、223和224。由跨越sram单元210-211(在x方向上)之间的边界的间隙250分离鳍线220和222，由跨越sram单元212-213之间(在x方向上)的边界的间隙251分离鳍线222和224。由跨越sram单元211-212(在x方向上)之间的边界的间隙252分离鳍线221和223。至少部分地由于这些间隙250-252，可以说sram单元200中的p型finfet具有不连续或断开的鳍线。

以与鳍线230-234类似的方式布置sram单元214-217中的鳍线230-234(即，断开为不连续的鳍线)。因此，尽管每个鳍线220-224和230-234均部分地延伸跨越两个相邻的sram单元，但是可以说sram单元阵列200具有用于其p型finfet的整个“不连续的”鳍线形状，其中对于标准单元阵列100或sram单元阵列200的n型finfet不存在这种情况。在一些实施例中，每个“不连续的”鳍线的端部位于另一cmosfet的栅极下方。在一些实施例中，不连续或未连接的鳍线220-224和230-234均延伸到不超过两个相邻设置的sram单元中。

用于标准单元阵列100的鳍线是连续的但是由于ion(导通电流)问题，用于sram单元阵列200的(用于p型finfet的)鳍线是不连续的。如果用于sram单元的p型finfet器件具有连续的鳍线，则ion电流将太高，这对于sram写入容限是不利的。根据本发明，用于sram单元阵列200的p型finfet鳍线“断开”或以“不连续”的方式进行配置。这会破坏或降低应变效应(对于sige应变沟道)。因此，对于sram单元阵列200的p型finfet鳍线，ion电流减小，从而缓解了sram写入容限问题。同时，连续的鳍线对逻辑电路速度是有益的。连续的鳍线还解决了与线端收缩控制问题相关的问题，而pmosfet布局依赖性会影响逻辑电路。因此，逻辑单元(或std单元)配置为具有连续的鳍线。

图4-图5分别示出std单元阵列100和sram单元阵列200的另一实施例。std单元阵列100和sram单元阵列200的实施例类似于图2-图3所示的实施例，并且因此在本文中的两个实施例中出现的类似元件被标记为相同的参考标号。然而，图4所示的std单元阵列100的实施例不具有n型finfet鳍线120-121，并且图5所示的sram单元阵列200的实施例不具有n型finfet鳍线240-243。然而，图5所示的sram单元阵列200的实施例由于上述相同的原因(例如，ion电流)仍然具有用于其p型finfet的不连续或断开的鳍线。

图6a、图6b、图6c示出根据本发明的一些实施例的一个或多个标准单元。更详细地，图6a示出使用cmosfinfet构建的一些常见逻辑门的电路原理图，图6b示出对应于图6a所示的这些逻辑门的顶视图布局，并且图6c示出图6b所示的对应单元的示意性局部截面侧视图。可以理解，图6b所示的顶视图布局可对应于图2或图4所示的一个或多个std单元(或其部分)。

作为实例，图6a所示的逻辑门包括反相器门、nand门和nor门。该反相器门、nand门和nor门均包括一个或多个n型mosfet(nmosfet)和一个或多个p型mosfet(pmosfet)。通过图6a-图6b所示的特定配置连接nmosfet和pmosfet的栅极、源极和漏极来确定逻辑门的特定类型。还在图6a中标出每个逻辑门的输入端和输出端。

图6b的顶视图布局示出具有n型阱区的pmosfet和具有p型阱区的nmosfet。多个纵长的鳍线310-311和320-321在x方向上以纵长的方式延伸。鳍线310-311是pmosfet的部分，并且鳍线320-321是nmosfet的部分。pmosfet鳍线310-311位于n型阱区上方，而nmosfet鳍线320-321位于p型阱区上方。

如上参考图1a所述，鳍线310-311和320-321均包括沟道区以及定位为与沟道区相邻(例如，在沟道区的相对侧上)的源极/漏极区。在本实施例中，pmosfet鳍线310-311包括硅锗(sige)材料(用于应变效应增强)，但nmosfet鳍线320-321包括例如si的非含锗的半导体材料。鳍线310-311和320-321均是连续的，例如，它们均延伸跨越三个或多个邻接(在x方向上邻接)的单元。

在每个电路单元(例如，反相器、nand门或nor门)中，一个或多个cmos栅极350均在y方向上延伸到n型阱区和p型阱区中。栅极350的位于n型阱区上方的部分形成pmosfet的栅极，并且栅极350的位于p型阱区上方的部分形成nmosfet的栅极。每个栅极350以上文参考图1a所描述的方式包裹在鳍线310-311和320-321的周围。例如，pmosfet中的栅极350包裹在鳍线310-311的周围，并且nmosfet中的栅极350包裹在鳍线320-321的周围。还在图6b的顶视图布局中示出源极/漏极接触件(提供至finfet的源极/漏极的电连接)，其中的一些实例在本文中标记为源极接触件370和漏极接触件380。可以理解，可以在源极/漏极区上形成硅化物层，并且可以在硅化物层上形成源极/漏极接触件。

根据本发明的各个方面，可以在相邻的单元之间实施多个隔离晶体管，以提供相邻的电路单元之间的电隔离。更详细地，pmosfet隔离晶体管包括栅极400，并且nmosfet隔离晶体管包括栅极410。栅极400-410均位于两个相邻的电路单元之间的边界上，例如位于反相器单元和nand单元之间的边界上，位于nand单元和nor单元之间的边界上等。每个pmosfet隔离晶体管的栅极400连接至电压源vdd，并且每个nmosfet隔离晶体管的栅极410连接至电压源vss。

对于pmosfet隔离晶体管，它们的栅极400包裹在具有sige沟道的鳍线310-311周围。pmosfet隔离晶体管的源极区与来自标准单元的一个pmosfet晶体管的p型源极/漏极区相同，以及pmosfet隔离晶体管的漏极区与来自标准单元的另一pmosfet晶体管的p型源极/漏极区相同。类似地，对于nmosfet隔离晶体管，它们的栅极410包裹在具有si沟道的鳍线320-321周围。nmosfet隔离晶体管的源极区与来自标准单元的一个nmosfet晶体管的n型源极/漏极区相同，并且nmosfet隔离晶体管的漏极区与来自标准单元的另一nmosfet晶体管的n型源极/漏极区相同。

至少部分地由于它们的位置(例如，栅极410位于电路单元边界上)以及它们的电配置(例如，栅极410电连接至vdd)，pmosfet隔离晶体管在pmosfet的相邻电路单元之间(例如在反相器单元和nand单元之间，或者在nand单元和nor单元之间)提供电隔离。类似地，nmosfet隔离晶体管在nmosfet的相邻电路单元之间(例如在反相器单元和nand单元之间，或在nand单元与nor单元之间)提供电隔离。

通过沿着图6b的标准单元布局的顶视图的n型阱区中的切割线450获得图6c的截面侧视图。如图6c所示，标准单元具有形成在硅衬底中的n型阱。在n型阱上方形成连续的鳍线310。在鳍线310中形成多个源极和漏极区(包括公共节点)，并且在鳍线310上方形成多个栅极。这些栅极中的一些是上述隔离晶体管的栅极400。在源极和漏极区上方形成多个接触件(co)以提供连接至该源极和漏极区的电连接。

图7a示出用于单端口sram单元500的电路原理图，并且图7b示出根据本发明的实施例的单端口sram单元500的顶视图中的对应布局。单端口sram单元500包括上拉晶体管pu1、pu2；下拉晶体管pd1、pd2；和传输门晶体管pg1、pg2。如电路图所示，晶体管pu1和pu2是诸如上述p型finfet的p型晶体管，并且晶体管pg1、pg2、pd1和pd2是上述n型finfet。

上拉晶体管pu1和下拉晶体管pd1的漏极连接在一起，并且上拉晶体管pu2和下拉晶体管pd2的漏极连接在一起。晶体管pu1和pd1与晶体管pu2和pd2交叉连接以形成第一数据锁存器。晶体管pu2和pd2的栅极连接在一起并连接至晶体管pu1和pd1的漏极以形成第一存储节点sn1，并且晶体管pu1和pd1的栅极连接在一起并连接至晶体管pu2和pd2的漏极以形成第一互补存储节点snb1。上拉晶体管pu1和pu2的源极连接至电源电压cvdd，并且下拉晶体管pd1和pd2的源极连接至地电压cvss。

第一数据锁存器的第一存储节点sn1通过传输门晶体管pg1连接至位线bl，并且第一互补存储节点snb1通过传输门晶体管pg2连接至互补位线blb。第一存储节点sn1和第一互补存储节点snb1是通常处于相反的逻辑电平(逻辑高或逻辑低)处的互补节点。传输门晶体管pg1和pg2的栅极连接至字线wl。

如图7b的顶视图布局所示，单端口sram单元500包括多个鳍线510-513(还称为有源区或od)。n型鳍线510和513包括非含锗半导体材料，例如硅。p型鳍线511-512包括用于应变效应增强的硅锗。

类似于上文参考图5讨论的sram单元，位于sram单元500的p型阱区上方的鳍线510和513在x方向上连续延伸，而位于sram单元500的n型阱区上方的鳍线511和512在x方向上不连续延伸。换言之，鳍线511和鳍线512均部分地延伸到sram单元500中，但不完全跨越sram单元500。根据图7b所示的实施例，鳍线511从sram单元500的“底部”延伸到sram单元500中，并且在sram单元500中终止于上拉晶体管pu1的漏极侧。鳍线512从sram单元500的“顶部”延伸到sram单元500中，并且在sram单元500中终止于上拉晶体管pu2的漏极侧。这种类型的配置有助于防止相邻的上拉晶体管的漏极节点之间的数据节点泄漏。

图8a示出两个邻接的sram单元500a-500b的截面侧视图，以及图8b示出根据本发明的实施例的顶视图中的两个邻接的sram单元500a-500b的对应布局。sram单元500a和500b均配置为与图7a-图7b中的sram单元500相同。在图8b中，sram单元500a被“上下翻转”并与未翻转的sram单元500b连接。换言之，在轴线520周围对称地设置sram单元500a和500b。

如上参考图7b所述，nmosfet鳍线510和513(位于p型阱区上方)连续延伸穿过至少两个sram单元500a-500b。相比之下，sram单元500a-500b具有不连续的pmosfet鳍线。例如，鳍线511a-511b和512是位于n型阱区上方的pmosfet鳍线，并具有sige含量。鳍线511a部分地延伸到sram单元500a中，但不延伸到sram单元500b中，鳍线512部分(但不完全)延伸到两个sram单元500a和500b中，并且鳍线511b部分地延伸到sram单元500b，但不延伸到sram单元500a中。鳍线511a、512和511b彼此也不连接。不连续的鳍线511a-511b和512均终止于上拉晶体管pu1或pu2的漏极侧。如上参考图7b所述，本文使用这种类型的断开的鳍线布局来防止或减少一个sram单元500a的上拉晶体管漏极节点与相邻的sram单元500b的上拉晶体管漏极节点之间的数据节点泄漏。

通过沿着切割线530切割图8b的顶视图而获得图8a所示的截面侧视图。由于切割线530的位置，在图8a的截面图中示出鳍线512。鳍线512位于n_阱上方，其中，n_阱形成在衬底中/上方。在鳍线512中形成源极和漏极区，并且在鳍线512上方形成用于上拉晶体管pu1和pu2的栅极。在源极和漏极区上方形成接触件(co)，以提供至源极和漏极区的电连接。pmosfet鳍线的不连续性质在图8a中表现为鳍线512不完全横向延伸，例如不完全延伸到栅极550和551之下。还如图8a所示，鳍线512的两端终止于漏极的对应两侧上。

本发明的另一方面涉及用于标准单元和sram单元的多个功函数金属。这在图9a和图9b中更详细地示出，其中，图9a是标准单元中的cmosfet器件700的部分(例如，作为上述标准单元阵列100的部分)的示意性局部截面侧视图，以及图9b是sram单元中的cmosfet器件701的部分(例如，作为上述sram单元阵列200的部分)的示意性局部截面侧视图。应当理解，通过沿图1a中的y方向切割获得图9a和图9b的截面侧视图。在图9a和图9b中标记cmosfet器件700-701的pmos和nmos部分。

cmosfet器件700-701均包括例如浅沟槽隔离件(sti)的介质隔离结构710。std单元cmosfet器件700包括垂直突出(例如，在图1a的z方向上)到介质隔离结构710之外的鳍结构720和721。鳍结构720是std单元cmosfet器件700的pmos的一部分，并且鳍结构721是std单元cmosfet器件700的nmos的一部分。sram单元cmosfet器件701包括垂直突出(例如，在图1a的z方向上)到介质隔离结构710之外的鳍结构730和731。鳍结构730是sram单元cmosfet器件701的pmos的一部分，并且鳍结构731是sram单元cmosfet器件701的nmos的一部分。如上所述，用于pmos的鳍结构720和730包括硅锗(sige)，而用于nmos的鳍结构721和731包括非含锗半导体材料，诸如硅(si)。在鳍结构720-721和730-731中形成cmosfet器件700和701的沟道区。

cmosfet器件700包括形成在介质隔离结构710上方以及鳍结构720-721上方的栅极介电层740，并且cmosfet器件701包括形成在介质隔离结构710上方和鳍结构730-731上方的栅极介电层750。在一些实施例中，栅极介电层740和750包括氮氧化硅、氮化硅或氧化硅。在其他实施例中，栅极介电层740和750包括高k介电材料，其是介电常数比sio2的介电常数更大的材料。在一个实施例中，高k栅极介电材料包括氧化铪(hfo2)，其介电常数在约18至约40的范围内。在可选实施例中，高k栅极介电材料可以包括zro2、y2o3、la2o5、gd2o5、tio2、ta2o5、hfero、hflao、hfyo、hfgdo、hfalo、hfzro、hftio、hftao或srtio。

p型功函数金属层760在cmosfet器件700的pmos区中形成在栅极介电层740上方，并且n型功函数金属层761在cmosfet器件700的nmos区中形成在栅极介电层740上方。同时，p型功函数金属层770在cmosfet器件701的pmos区中形成在栅极介电层750上方，并且n型功函数金属层771在cmosfet器件701的nmos区中形成栅极介电层750上方。

在一些实施例中，p型功函数金属层760和770均包括氮化钛(tin)或氮化钽(tan)的金属材料。应当理解，可以在p型功函数金属层760和770上堆叠额外的金属层。在一些实施例中，n型功函数金属层761和771均包括氮化钛(tin)、钛铝(tial)、氮化钛铝(tialn)、氮化钽(tan)、钽铝(taal)、氮化钽铝(taaln)、碳化钽铝(taalc)或碳氮化钽(tacn)的金属材料。

还如图9a和9b所示，p型功函数金属层760具有厚度780，并且p型功函数金属层770具有厚度790。在一些实施例中，厚度780大于厚度790。在一些实施例中，厚度790在约5埃和约80埃之间的范围内，并且厚度780在约5埃和约30埃之间的范围内。该厚度差导致p型功函数金属层760具有比p型功函数金属层770更低的阈值电压vt。在一些实施例中，与p型功函数金属层760相关联的阈值电压vt为50mv至200mv，该阈值电压小于与p型功函数金属层770相关联的阈值电压vt。

在一些实施例中，n型功函数金属层761具有比n型功函数金属层771更低的阈值电压vt。通过配置功函数层761和771的铝含量来实现该较低的阈值电压vt。例如，功函数金属层761可以具有比功函数金属层771更高的铝含量(例如在taal或tial化合物中)。在一些实施例中，层761和层771的铝浓度在约2％和约50％之间的范围内，但是应当理解，层761的铝浓度比层771的铝浓度更高。在一些实施例中，通过对功函数金属层761和771配置不同的铝含量，与n型功函数金属层761相关联的阈值电压vt为50mv至200mv，该阈值电压小于与n型功函数金属层771相关联的阈值电压vt。因此，sramcmosfet具有比逻辑电路cmosfet(用于pmos和nmos两者)更高的阈值电压vt。这是期望的，因为sram单元通常需要比标准逻辑电路单元更高的阈值电压vt。

还在功函数金属760-761和770-771上方形成填充金属800。填充金属800用作栅电极的主要导电部分。在一些实施例中，填充金属800包括钨(w)。在其他实施例中，填充金属800包括铝(al)。功函数金属层760-761和770-771以及填充金属800共同构成用于cmosfet的金属栅电极。介电层810还围绕金属栅电极。在一些实施例中，介电层810包括低k介电材料。

图10是根据本发明的实施例的互连结构850的部分的示意性局部截面侧视图。互连结构850可用于互连上述标准单元或sram单元的元件。如图10所示，互连结构850包括多个金属层，例如金属层m1、m2、m3和m4。在衬底中形成诸如浅沟槽隔离件(sti)的隔离结构。在衬底上方形成多个栅极。在衬底上方和栅极上方形成导电接触件(co)。这些接触件中的一些是对接的接触件(btc)。多个通孔(诸如通孔0、通孔1、通孔2、通孔3)提供金属层和栅极(以及诸如源极/漏极的其他部件)之间电连接。

图11是根据本发明的实施例示出的方法900的流程图。方法900包括步骤910，其中在逻辑电路单元阵列中形成一个或多个连续的第一鳍线，该逻辑电路单元阵列包括在第一方向上彼此邻接的多个逻辑电路单元。一个或多个连续的第一鳍线形成为使得它们均在第一方向上延伸跨越至少三个邻接的逻辑电路单元。

方法900包括步骤920，其中在静态随机存取存储器(sram)单元阵列中形成不连续的第二鳍线，其中，静态随机存取存储器(sram)单元阵列包括在第一方向上彼此邻接的多个sram单元。不连续的第二鳍线均延伸到不超过两个彼此邻接的sram单元。

在一些实施例中，每个不连续的第二鳍线在第一方向上延伸跨越不超过两个邻接的sram单元。

在一些实施例中，不连续的第二鳍线至少包括：第一区段，该第一区段部分延伸到第一sram单元和与第一sram单元邻接的第二sram单元中；第二区段，该第二区段部分地延伸到第二sram单元和与第二sram单元邻接的第三sram单元中；以及第三区段，该第三区段部分地延伸到第三sram单元和与第三sram单元邻接的第四sram单元中。在一些实施例中，第一区段在第一方向上通过第一间隙与第三区段分离，第二区段在第二方向上通过第二间隙与第一区段或第三区段分离，第二方向不同于第一方向，并且第一间隙延伸跨越第二sram单元和第三sram单元之间的边界。

在一些实施例中，sram单元阵列包括pmosfet和nmosfet；并且不连续的第二鳍线是用于pmosfet的鳍线。在一些实施例中，sram单元阵列还包括用于nmosfet的一个或多个连续的第三鳍线。在一些实施例中，每个连续的第三鳍线在第一方向上延伸跨越至少三个邻接的sram单元。在一些实施例中，不连续的第二鳍线均包括硅锗；并且连续的第三鳍线均包括不含锗的半导体材料。

在一些实施例中，每个sram单元包括上拉晶体管；并且每个不连续的第二鳍线终止于上拉晶体管的漏极中。

在一些实施例中，逻辑电路单元阵列还包括位于两个对应的邻接的逻辑电路单元之间的一个或多个隔离晶体管；并且每个隔离晶体管配置为在两个对应的邻接电路单元之间提供电隔离。在一些实施例中，隔离晶体管包括pmosfet隔离晶体管和nmosfet隔离晶体管；pmosfet隔离晶体管的栅极电连接至vdd电压源；并且nmosfet隔离晶体管的栅极电连接至vss地。在一些实施例中，每个隔离晶体管包括位于两个邻接的逻辑电路单元之间的对应边界处的对应栅极。

在一些实施例中，逻辑电路单元阵列和sram单元阵列均包括nmosfet和pmosfet；逻辑电路单元阵列的pmosfet的栅极包括第一功函数金属；sram单元阵列的pmosfet的栅极包括第二功函数金属；逻辑电路单元阵列的nmosfet的栅极包括第三功函数金属；sram单元阵列的nmosfet的栅极包括第四功函数金属；并且第一功函数金属、第二功函数金属、第三功函数金属和第四功函数金属中的至少一个与所述第一功函数金属、第二功函数金属、第三功函数金属和第四功函数金属的剩余部分不同。在一些实施例中，第一功函数金属比第二功函数金属更厚。在一些实施例中，第三功函数金属具有比第四功函数金属更大的铝含量。

应当理解，可以在方法900的步骤910-920之前、期间或之后实施额外的工艺。为了简单起见，本文不详细讨论这些额外的步骤。

基于上述讨论，可以看出，本发明提供了优于传统finfetsram器件的优势。然而，应当理解，其他实施例可以提供额外的优势，并不是所有优势都必须在本文中公开，并且没有特定优势是所有实施例都需要的。一个优势是用于sram的不连续的pmos鳍线减少了应变效应，这抑制了ion电流。ion电流的降低提高了sram写入容限。同时，逻辑电路单元的鳍线是连续的。连续的鳍线需要更快的芯片速度。另一个优势是隔离晶体管实施为提供邻接单元之间的电隔离。另一个优势是实施多个功函数金属，从而用于逻辑电路单元和sram单元。功函数金属的含量和/或厚度配置为使得srammosfet具有比逻辑电路mosfet更大的阈值电压vt，这也是期望的。其他优势包括与现有的制造工艺流程的兼容性和易于实施。

本发明的一个方面涉及ic芯片。ic芯片包括逻辑电路单元阵列和静态随机存取存储器(sram)单元阵列。逻辑电路单元阵列包括在第一方向上彼此邻接的多个逻辑电路单元。逻辑电路单元阵列包括一个或多个连续的第一鳍线，每个第一鳍线在第一方向上延伸跨越至少三个邻接的逻辑电路单元。静态随机存取存储器(sram)单元阵列包括在第一方向上彼此邻接的多个sram单元。sram单元阵列包括不连续的第二鳍线。

在实施例中，每个不连续的第二鳍线在所述第一方向上延伸跨越不超过两个邻接的所述静态随机存取存储器单元。

在实施例中，所述不连续的第二鳍线至少包括：第一区段，部分地延伸到第一静态随机存取存储器单元和与所述第一静态随机存取存储器单元邻接的第二静态随机存取存储器单元中；第二区段，部分地延伸到所述第二静态随机存取存储器单元和与所述第二静态随机存取存储器单元邻接的第三静态随机存取存储器单元中；以及第三区段，部分地延伸到所述第三静态随机存取存储器单元和与所述第三静态随机存取存储器单元邻接的第四静态随机存取存储器单元中；并且其中：所述第一区段在所述第一方向上通过第一间隙与所述第三区段分离；所述第二区段在第二方向上通过第二间隙与所述第一区段或所述第三区段分离，所述第二方向不同于所述第一方向；以及所述第一间隙延伸跨越所述第二静态随机存取存储器单元和所述第三静态随机存取存储器单元之间的边界。

在实施例中，所述静态随机存取存储器单元阵列包括pmosfet和nmosfet；以及所述不连续的第二鳍线是用于所述pmosfet的鳍线。

在实施例中，所述静态随机存取存储器单元阵列还包括用于所述nmosfet的一个或多个连续的第三鳍线。

在实施例中，每个连续的第三鳍线在所述第一方向上延伸跨越至少三个邻接的静态随机存取存储器单元。

在实施例中，所述不连续的第二鳍线均包括硅锗；以及所述连续的第三鳍线均包括不含锗的半导体材料。

在实施例中，每个所述静态随机存取存储器单元均包括上拉晶体管；以及每个所述不连续的第二鳍线均终止于所述上拉晶体管的漏极中。

在实施例中，所述逻辑电路单元阵列还包括一个或多个隔离晶体管，每个隔离晶体管位于两个对应的邻接的逻辑电路单元之间；以及每个所述隔离晶体管配置为在所述两个对应的邻接的逻辑电路单元之间提供电隔离。

在实施例中，所述隔离晶体管包括pmosfet隔离晶体管和nmosfet隔离晶体管；所述pmosfet隔离晶体管的栅极电连接至vdd电压源；以及所述nmosfet隔离晶体管的栅极电连接至vss地。

在实施例中，每个所述隔离晶体管包括位于两个邻接的逻辑电路单元之间的对应边界处的对应栅极。

在实施例中，所述逻辑电路单元阵列和所述静态随机存取存储器单元阵列均包括nmosfet和pmosfet；所述逻辑电路单元阵列的所述pmosfet的栅极包括第一功函数金属；所述静态随机存取存储器单元阵列的所述pmosfet的栅极包括第二功函数金属；所述逻辑电路单元阵列的所述nmosfet的栅极包括第三功函数金属；所述静态随机存取存储器单元阵列的所述nmosfet的栅极包括第四功函数金属；以及所述第一功函数金属、所述第二功函数金属、所述第三功函数金属和所述第四功函数金属中的至少一个与所述第一功函数金属、所述第二功函数金属、所述第三功函数金属和所述第四功函数金属中的剩余部分不同。

在实施例中，所述第一功函数金属比所述第二功函数金属更厚。

在实施例中，所述第三功函数金属具有比所述第四功函数金属更大的铝含量。

本发明的另一方面涉及半导体器件。多个逻辑电路单元设置为在第一方向上彼此相邻。第一鳍线在第一方向上连续延伸跨越至少三个逻辑电路单元。在第一方向上彼此相邻地布置多个静态随机存取存储器(sram)单元。多个第二鳍线均延伸到不超过两个sram单元中。第二鳍线彼此未连接。第二鳍线是pmos鳍线。第二鳍线均包括硅锗。

在实施例中，半导体器件还包括：在所述第一方向上连续延伸跨越至少三个静态随机存取存储器单元的第三鳍线，其中，所述第三鳍线包括硅但不包括锗。

在实施例中，每个所述静态随机存取存储器单元均包括上拉晶体管；以及每个所述第二鳍线均终止于所述上拉晶体管的漏极中。

在实施例中，半导体器件，还包括：多个p型金属氧化物半导体隔离晶体管和n型金属氧化物半导体隔离晶体管，每个所述p型金属氧化物半导体隔离晶体管和所述n型金属氧化物半导体隔离晶体管均包括位于两个对应的相邻设置的逻辑电路单元之间的边界上的栅极；其中：每个所述p型金属氧化物半导体隔离晶体管的栅极电连接至vdd电压源；以及每个所述n型金属氧化物半导体隔离晶体管的栅极电连接至vss地。

在实施例中，所述逻辑电路单元和所述静态随机存取存储器单元均包括n型金属氧化物半导体和p型金属氧化物半导体；所述逻辑电路单元的所述p型金属氧化物半导体的栅极包括第一功函数金属；所述静态随机存取存储器单元的所述p型金属氧化物半导体的栅极包括第二功函数金属；所述逻辑电路单元的所述n型金属氧化物半导体的栅极包括第三功函数金属；

所述静态随机存取存储器单元的所述n型金属氧化物半导体的栅极包括第四功函数金属；所述第一功函数金属比所述第二功函数金属更厚；以及所述第三功函数金属具有比所述第四功函数金属更大的铝含量。

本发明的另一方面涉及一种方法。在逻辑电路单元阵列中形成一个或多个连续的第一鳍线，该逻辑电路单元阵列包括在第一方向上彼此邻接的多个逻辑电路单元。一个或多个连续的第一鳍线形成为使得它们均在第一方向上延伸跨越至少三个邻接的逻辑电路单元。在静态随机存取存储器(sram)单元阵列中形成不连续的第二鳍线，该静态随机存取存储器(sram)单元阵列包括在第一方向上彼此邻接的多个sram单元。不连续的第二鳍线均延伸到不超过两个邻接的sram单元中。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。例如，通过实现位线导体和字线导体的不同厚度，可以实现导体的不同电阻。然而，还可以使用改变金属导体的电阻的其他技术。