一种三维集成电路的器件及其制备方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种三维集成电路的器件及其制备方法。
【背景技术】
[0002]电感和电容器是电子设备中最基础、最重要的电子元器件，目前广泛的应用于计算机、通信、交通以及航空等重要领域。在定时、滤波、耦合等装置的电子设备中，电容起到储存和强化电能的效果，而电感作为电子电路的属性之一，在滤波、振荡、延迟电路中也得到了日益的广泛关注。
[0003]随着科学技术的进步以及社会信息化程度的提高，在半导体集成电路设计工艺中，往往伴随着电感、电容等复杂的电子元器件，如在实际的半导体集成电路设计工艺中会有多种器件可供选择，举电容器件来说，其具体包括金属一氧化物一半导体(Metal—Oxide一Semiconductor，简称 M0S)电容、多晶娃一绝缘体一多晶娃(Polysilicon—Insulator一Polysilicon,简称 PIP)电容、金属一绝缘体一金属(Metal—Insulator一MetalJI^lMIM)电容以及金属一氧化物一金属(Metal—Oxide一MetalJI^lMOM)电容等。另一方面一般采用金属导线结构制造电感器件。
[0004]现有技术中大多数采用的均为上述多种电容以及电感，但是M頂、MOM以及PIP等结构形成的电容或者金属导线结构制造的电感均会占用芯片本身的设计面积，因此所制备的电感电容占据芯片的面积不能过大，导致电感电容的电极面积受到限制，导致电容器储存电能的容量、内阻以及电感的能量传输指标达不到器件的生产需求。
[0005]本发明人根据多年来从事半导体制造技术方面的相关经验，细心观察且研究，提出了一种设计合理且有效改善现有技术缺陷的技术方案。
【发明内容】
[0006]鉴于上述问题，本发明提供一种三维集成电路的器件及其制备方法，以解决现有技术中电感电容面积受限，导致电容器储存电能的容量、内阻以及电感的能量传输指标达不到器件生产需求的缺陷。
[0007]本发明解决上述技术问题所采用的技术方案为:
[0008]—种三维集成电路的器件，其中，所述器件包括:
[0009]第一晶圆，具有正面及相对于所述正面而设定的背面，且临近所述正面于所述第一晶圆中设置有器件结构；
[0010]第二晶圆，具有正面及相对于所述正面而设定的背面，且临近所述正面于所述第二晶圆中设置有器件结构；
[0011]所述第二晶圆的正面键合至所述第一晶圆的正面上；
[0012]所述第一晶圆的背面上和/或所述第二晶圆的背面上设置有非器件区域；
[0013]第三BEOL介质层，覆盖位于所述非器件区域的所述第一晶圆的背面表面和/或所述非器件区域的所述第二晶圆的背面表面；
[0014]其中，所述第三BEOL介质层中设有电路元件。
[0015]较佳的，上述的三维集成电路的器件，其中，所述器件中:
[0016]所述电路元件为晶体管和/或电感和/或电容和/或电阻。
[0017]较佳的，上述的三维集成电路的器件，其中，所述器件中:
[0018]所述电路元件为电感和电容。
[0019]较佳的，上述的三维集成电路的器件，其中，所述器件中:
[0020]所述电感与所述电容互不接触。
[0021]较佳的，上述的三维集成电路的器件，其中，所述器件中:
[0022]所述电容包括垂直于所述非器件区域方向，交替堆叠的若干金属板和若干绝缘层。
[0023]较佳的，上述的三维集成电路的器件，其中，所述器件中:
[0024]所述电感包括若干金属导线，所述金属导线呈平面螺旋状且平行于所述第一晶圆的背面表面和/或所述第二晶圆的背面表面。
[0025]较佳的，上述的三维集成电路的器件，其中，所述器件中:
[0026]所述第一晶圆包括第一衬底和第一 BEOL介质层；所述第二晶圆包括第二衬底和第二 BEOL介质层；
[0027]其中，所述第二 BEOL介质层覆盖所述第二衬底的上表面，所述第一 BEOL介质层位于所述第二 BEOL介质层之上，所述第一衬底覆盖所述第一 BEOL介质层的上表面。
[0028]—种三维集成电路的器件的制备方法，其中，所述方法包括:
[0029]步骤S1、提供一正面键合晶圆，所述键合晶圆包括第一晶圆和第二晶圆，且所述第一晶圆的背面上和/或所述第二晶圆的背面上设置有非器件区域，所述非器件区域包括第一区域和第二区域；
[0030]步骤S2、于所述非器件区域的第一晶圆的背面表面和/或所述非器件区域的第二晶圆的背面表面制备一金属层；
[0031]步骤S3、去除部分所述金属层，以于所述第一区域中形成电感，且于所述第二区域中形成一金属板；
[0032]步骤S4、继续沉积绝缘层覆盖所述金属板后，在位于所述第二区域中的所述绝缘层上继续形成所述金属板，以形成电容。
[0033]较佳的，上述的三维集成电路的器件的制备方法，其中，所述方法中还包括:
[0034]步骤S5、重复步骤S4，以形成交替堆叠的若干金属板和若干绝缘层。
[0035]较佳的，上述的三维集成电路的器件的制备方法，其中，所述方法中:
[0036]所述交替堆叠的若干金属板和若干绝缘层构成所述电容；且去除部分所述金属层，以于所述第一区域中形成平面螺旋状的金属导线，构成所述电感。
[0037]较佳的，上述的三维集成电路的器件的制备方法，其中，所述方法中:
[0038]所述电感与所述电容互不接触。
[0039]较佳的，上述的三维集成电路的器件的制备方法，其中，所述方法中:
[0040]所述电感和所述电容接触所述第一晶圆的背面和/或所述第二晶圆的背面总面积的85%?95%。
[0041]较佳的，上述的三维集成电路的器件的制备方法，其中，所述方法中:
[0042]所述第一晶圆包括第一衬底和第一 BEOL介质层；所述第二晶圆包括第二衬底和第二 BEOL介质层；
[0043]其中，所述第二 BEOL介质层覆盖所述第二衬底的上表面，所述第一 BEOL介质层位于所述第二 BEOL介质层之上，所述第一衬底覆盖所述第一 BEOL介质层的上表面。
[0044]较佳的，上述的三维集成电路的器件的制备方法，其中，所述方法中还包括:
[0045]制备一第三BEOL介质层以覆盖所述第一晶圆的背面表面和/或所述第二晶圆的背面表面，并包覆所述电感和所述电容。
[0046]上述技术方案具有如下优点或有益效果:
[0047]本发明公开了一种三维集成电路的器件及其制备方法，通过在非器件区域的晶圆的背面表面设置有电感电容的电路元件，该电感电容接触晶圆背面的大部分面积，因此所制备的电感电容面积相对较大，电容储存电能的容量、内阻等指标以及电感的能量传输指标均可以达到器件生产的需求，同时因晶圆的背面可用来形成引线，所以超大面积的电容亦不会对其他电路元件的设计与分布造成影响。
[0048]具体
【附图说明】
[0049]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并